共查询到19条相似文献,搜索用时 90 毫秒
1.
《信息技术》2017,(4):61-64
文中首先讨论了多种FFT算法及其基本原理,实现了基2频率抽取算法,采用单蝶形顺序处理的结构实现单精度浮点数FFT处理器。根据自顶向下的设计思想,将整个设计划分为6个子模块,分别对子模块进行设计,最后组合成FFT处理器。然后,文中介绍了浮点数加法器和浮点数乘法器的硬件实现,在其中引入流水线,大大提高了数据吞吐量,提高处理速度。在中间结果缓存单元的设计中,调用Altera IP Core中的三口RAM,能够同时读写数据,大大节省了运算时间。最后对FFT处理器进行了功能仿真和时序仿真,做了详尽的分析测试。结果表明,单精度浮点数FFT处理器达到了较高的运算精度,可稳定运行在62.5MHz,完成一次256点浮点数复数FFT运算需要33.056μs。与DSP和单片机实现的FFT相比,在性能上具有一定优势。 相似文献
2.
3.
利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础. 相似文献
4.
5.
6.
7.
基于VHDL实现单精度浮点数的加/减法运算 总被引:1,自引:0,他引:1
研究了单精度浮点数加/减法的结构及其设计方法,并在Aldec公司的Active—HDL软件环境下,采用VHDL语言进行设计,并进行了仿真验证,计算精度可以达到10^-7。 相似文献
8.
研究并完成了基于FPGA的浮点乘法器的硬件实现,详细阐述了其原理,重点介绍了乘法器的结构并通过了数据验证。在MaxplusⅡ上完成了综合仿真测试。 相似文献
9.
为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点. 相似文献
10.
11.
随着FPGA在容量、功能和灵活性等方面的不断提高,越来越多IP核以其为基础进行设计,然而基于FPGA的IP核易被第三方窃取并进行非法扩散。通过将用户身份信息作为水印嵌入FPGA,以达到保护IP核安全,防止非法扩散的目的。 相似文献
12.
13.
14.
15.
本文对数字系统设计的方法进行了阐述 ,着重讨论了用FPGA实现宽带数字接收机的数据率转换的方法 ,最后给出了计算机仿真结果 相似文献
16.
17.
本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现, 所得到的用Verilog HDL语言编写的软核能够用于SOC(系统芯片)。 相似文献
18.
基于FPGA的千兆以太网数据传输设计 总被引:1,自引:0,他引:1
为解决现代化设备如何使用千兆以太网高速接入的问题,使用Altera公司cyclone IV系列FPGA作为嵌入式开发平台,采用Nios II软核处理器实现TCP/IP协议。对所设计传输方案进行测试,结果表明所传输数据能正确收发,并具有较高的传输效率。 相似文献
19.
文章介绍了YCbCr色彩空间和RGB色彩空间之间的转换的方法,实现了不同规模以及不同数据结构的YCbCr到RGB的快速硬件转换。采用数据重排列和数据分离等方法,不仅支持QCIF到HDTV多种分辨率的视频转换,而且支持YCbCr444、YCbCr422和YCbCr420等多种打包或平面YCbCr格式。本设计方案已用VerilogHDL语言实现,并在FPGA平台验证通过,转换后的RGB视频可直接输出到显示器显示,并能实现视频控制,存储,回放等功能。 相似文献