CPLD在雷达发射机控制检测单元中的应用

随着雷达发射机技术的不断发展,越来越多的新技术应用于发射机设计中。复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA,同以往的PAL和GAL器件相比,这些器件含有数量众多的可编程逻辑宏单元或逻辑块,规模大,组合能力强,设计成功能各异的逻辑电路,适合于时序、组合等逻辑电路。本文用CPLD对发射机控制功能进行综合处理,控制命令产生部分根据信号处理机通过串行链发来的控制命令产生控制命令,然后对发射机进行相应的控制,并对相关命令根据时序和故障情况进行逻辑链锁,达到最终控制发射机的目的。     

雷达发射机脉冲保护的优化设计

脉冲雷达发射机对脉冲的技术指标要求非常严格.在实际使用中,脉冲宽度和脉冲工作比是必须加以实时监控和保护的.文中介绍了雷达发射机脉冲保护设计的重要性及其硬件组成,着重叙述了应用复杂可编程逻辑器件进行过工作比保护的优化设计.该优化设计已在多项发射机控保系统产品中获得成功的应用.     

雷达发射机行波管测试台控制监控电路的设计

现代雷达发射机中,目前仍采用大功率电真空微波器件,行波管便是其中一种,由于行波管的造价昂贵,所以发射机控制保护系统都围绕其展开。CPLD是20世纪90年代推出的一种复杂的PLD,它以其更大的容量,更快的速度,超强的仿真能力,增强了电路设计的灵活性;不但降低了开发成本,而且减小了设计风险。因此,在各领域得到广泛的应用。本文根据发射机的工作特点,来探讨CPLD在发射机的控制和保护系统中的应用前景。     

VGA图像控制器的CPLD/FPGA设计与实现

本文介绍了一种利用可编程器件CPLD/FPGA实现VGA图像控制器的VHDL设计方案,并给出了一些重要模块的VHDL源程序。     

雷达发射机浮动板调制器与故障检测电路的设计

提出了一种改进的浮动板调制器和对正负偏电压的故障检测电路,利用MOSFET寄生电容特性,通过固定脉宽窄脉冲控制调制脉宽,通过增加负偏MOSFET提高输出负偏电压。对故障检测电路进行仿真实验,通过模拟故障,验证故障检测报警信号发生时间均在微秒级别。完成样机的搭建,利用多重方式解决高压绝缘问题,并对其加电进行试验验证,分析实验波形,证明此电路满足设计要求并且具有可行性。     

CPLD在雷达发射机中的应用

介绍了复杂可编程逻辑器件（CPLD）在雷达发射机监控系统中的应用,阐述了利用CPLD对发射机进行逻辑控制？故障监控？实时监控的方法,分析了发射机的干扰源,并提出了解决电磁干扰的方法。     

基于FPGA的多路脉冲同步器设计

传统脉冲同步器采用分立元件搭建逻辑电路来完成,该电路复杂,调试工作量大。文中提出了一种数字化多路脉冲同步器的实现方法,利用FPGA（现场可编程门阵列）和VHDL语言实现,详细介绍了其工作原理、设计方案、仿真和实验结果。该方法具有开发周期短、占用PCB（印制电路板）面积小、通用性好、容易调整和可靠性高等特点,使得以FPGA为核心的电路兼具用软件实现的系统灵活性和用硬件实现的运算快速性。实验表明,该电路比传统脉冲同步器性能有较大提高。     

基于CPLD／FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD／FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD／FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E^2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元（Macro Cell）。     

基于CPLD/FPGA的CPU设计

在分析CPU选型基础上,确定设计基于CPLD/FPGA的8位字长、RISC、多周期、哈佛架构CPU。通过CPU体系结构设计、CPU指令系统的设计,描述了CPU设计相关问题。     

基于LabVIEW的雷达发射机仿真软件设计

雷达发射机是发射大功率高频电磁波的设备。对其进行测量往往需要高端昂贵的测量仪器,并且如果防护不当,微波辐射会对人体造成伤害。因此,在进行雷达发射机培训、演示过程中,常常是停留在关机状态下进行发射机组成的介绍,而对其各部分的信号往往得不到充分的展示和观察,使受训对象很难形成直观的感性认识,不易把握雷达发射机的工作原理。为了解决这个问题,本文基于LabVIEW软件开发了雷达发射机的仿真软件,采用模块化的设计,数字信号处理的方法实现方式,实时显示雷达发射机各部分的信号波形和频谱。模块划分清晰、功能实现原理明确、便于受训对象理解掌握,雷达发射机的重要知识点均得到充分体现。     

运用CPLD/FPGA实现电源逆变控制电路

随着电子技术的不断发展与进步,电子系统的设计方法发生了巨大的变化,EDA技术的芯片设计正在崛起,必将逐步替代传统的设计方法,并成为电子系统设计的主流,大规模可编程器件CPLD/FPGA是当今应用最为广泛的可编程专用集成电路,这里介绍其在逆变电源控制电路上的应用,说明他具有缩短开发周期,降低成本,提高系统可靠性等优点。     

基于FPGA/CPLD的占空比为1:n的n分频器的设计

CPLD和FPGA都是可蝙程逻辑器件，利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL是目前应用最为广泛的硬件描述语言之一，可以用来进行各种层次的逻辑设计．也可以进行数字系统的逻辑综合、仿真验证和时序分析。简要介绍了CPLD／FPGA器件的特点和应用范围，并以占空比为1：5的5分频器的设计为例，介绍了在Max＋Plus Ⅱ开发软件下．利用Verilog HDL硬件描述语言设计数字逻辑电路的过程和方法。最后给出了仿真波形。     

基于FPGA的雷达目标模拟

目标模拟在雷达的研制和生产中,不仅能加快项目开发的进度,还可降低研制成本。文中研究了基于FPGA实现雷达目标模拟系统的方法,搭建了以Xilinx公司Virtex-6系列芯片为核心的硬件平台。该系统可实时模拟点目标回波,能适应复杂调制波形。此外,文中还结合基于线性调频信号的验证,通过脉冲压缩等方法对系统的性能进行了测试,分析了雷达回波的信息。仿真结果表明,在理论的距离为1 200 m,延迟时间8 μs的条件下距离误差仅为11 m,延迟时间误差0.07 μs,在本项目允许范围内。系统可较好地实现雷达目标模拟。     

基于CPLD/FPGA的多触发器逻辑功能模拟研究

利用FPGA／CPLD芯片高集成度、多I／O口特点，提供两种方法，通过设计输入、编译、仿真与硬件下载验证等过程，实现将基本RS、同步RS、D、JK触发器同时集成在一块FPGA／CPLD芯片中并模拟其逻辑功能。     

基于FPGA/CPLD设计与实现UART

UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA／CPLD器件设计与实现UART。     

基于CPLD的接收机DAGC电路实现

介绍用VerilogHDL语言完成CPLD器件内部编程,实现跟踪雷达接收机的数字化自动增益控制的方法.     

基于FPGA/CPLD的数字光端机系统设计

随着现代安防技术的发展,远程监控技术的应用越来越广泛,数字端机已成为远程监控应用中传输视频,音频、数据等的首选。本文详细介绍了数字光端机的系统架构,完成基于FPGA/CPLD的4路视频4路音频复用在一芯光纤中同时传输的数字光端机的设计。     

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围 ,并以分频比为2.5的半整数分频器的设计为例 ,介绍了在MAX plusⅡ开发软件下 ,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

基于FPGA/CPLD的雷达模拟信号源设计的实现

雷达系统的机内自检与测试(BIT)是现代雷达设计中不可缺少的一项功能,雷达模拟信号源是雷达自检与测试系统的重要组成部分.介绍了一种雷达模拟信号源设计,它采用Altera公司的可编程逻辑器件EPF10K50EQC240及MAX PLUS Ⅱ开发系统来实现,从而可以简化电路设计,减小设备体积,并使设备的可靠性和设计的灵活性得到大大提高.