监控交流线路的隔离电路

图1中的电路提供一个低成本的隔离交流线路监控器,它可测量交流线路电压,并有其它独特的能力.     

超小型监视定时器监控电路系列改进微处理器性能

当代码执行出现错误以及当电源电压跌落失效时，需要微处理器复位。监视定时器功能通过监视微处理器一个输出引脚上频繁的逻辑跳变可检测出代码执行错误。如果监视定时器在一定的时间间隔内没有检测到逻辑跳变，它将初始化产生一个复位信号，使得该微处理器跳出其失效状态。     

用555定时器构成的延时供电线路

延时供电线路同延时断电线路一样日益普遍地受到人们的注目。如今,家用电器的拥有者们把延时供电(包括延时断电)线路从往日的工业应用延伸到他们的家庭中。延时供电线路在本质上相当于一个受脉冲触发的单稳电路,但它却是用在市电电网上。这样,可想而知     

CATV线路供电器负载能力计算及设计

有线电视网络系统通常采用60V集中供电。但随着放大器级数增加,线路损耗增大,放大器的受电电压逐渐降低。一般情况下,建议末级放大器的交流输入电压为38V。低于这个电压放大器可能会不正常工作,那么如何来计算放大器跟随的级数呢?可采用负载功率倒推法来计算。即首先保证末级放大器的交流输入电压,然后采用功率倒推法计算到供电器的输出端,验证所需的供电参数指标是否小于供电器的额定输出电流值和额定输出电压值。     

多电压系统的电源电压监控方法

介绍ispPAC-POWER1208芯片的内部结构及其基本功能特点，并借助于ispPAC-POWER1208器件，用一种新的方法实现多电压系统的电源电压监控方法。     

采用NE555定时器的低成本电压／频率转换器

1971年,飞利浦公司的前身Signetics推出了NE555定时器．现在,制造商每年仍要提供超过10亿片这种产品。通过为NE555增加一些元件,可以建立一个不到50美分的简单电压／频率转换器。该转换器使用了由一只TL071组成的Miller积分器和～只NE555定时器（图1）。此应用的输入电压范围为0V～10V,     

浅析供电线路中的电压损失

由于配电发电机经变压器提供给负载的电能需经过传输电缆,因而会消耗部分电能,降低电能的利用率。电压损失是衡量电能在供电线路中的能耗指标之一,本文通过分析线路中电压损耗产生的原因,并建议性地提出改善供电线路中电压损失情况,从而提高整个电网供电的性能,实现对电能的充分利用。     

交流负载线的几种作法及比较

本文列举了目前常见的几种关于放大器交流负载线的作法，并作了比较。在此基础上，还提出了一种更加简便的新作法。     

有线电视信号电平的测量及电平与负载关系不能与市电电压的测量及电压与负载

1　概述在有线电视网络中 ,传输的是高频宽带信号 ( 5～10 0 0ＭＨｚ) ,既要考虑阻抗匹配 ,又要考虑信号电平 ,因为只有在匹配的情况下 ,信号源才会有最大的功率输出 ,在连接点才不会产生反射波而导致电视图像出现重影。所以在网络中所有器件的输入输出的特性阻抗都相等 ,为 75Ω ,即有线电视系统为 75Ω系统。如果信号电平太低时 ,载噪比增加 ,图像出现雪花点。而市电传输的仅为 50Ｈｚ的低频电流 ,在市电的分配系统中 (三相四线制 ) ,经常要考虑各相的负载 ,尽量使三相负载平衡 ,当三相负载平衡时 ,零线中是没有电流流过的 ,下面分别对市…     

Control for PWM ac chopper feeding nonlinear loads

This paper presents a novel robust control technique for PWM ac choppers with the ability to generate high quality sinusoidal waveforms with adjustable amplitudes over a wide range control. For this purpose a deadbeat-based digital controller has been developed to perform tight closed-loop control of the ac chopper. This controller is based on a generalized predictive control (GPC) approach. A dedicated control algorithm has been developed and implemented. The proposed controller presents the advantages of allowing a very fast transient response and compensating effectively for load disturbance and the effects of nonlinear loads. Computer simulations are performed to investigate the proposed controller performance. The simulation results show that the designed controller has a good dynamic behaviour, a good rejection of impact load disturbance, and is ;very robust. To evaluate the proposed approach an experimental prototype has been constructed. Experimental results under various loading conditions have demonstrated that the system performs well.     

A low-voltage IC timer

The design of a low-voltage micropower timer is described. It is well known that if standard analog integrated n-p-n transistors are connected in a simple diode-biased current sink arrangement, the saturation of one of the transistors in the string drastically reduces the collector currents in the other transistors. By using this effect to indicate the onset of saturation, the timing capacitor's end-of-discharge voltage is sensed at one V/SUB cc(sat)/ above ground. When used as a low-duty cycle timer, or as a monostable, the circuit can achieve accuracies comparable to that of the industry standard 555 timer and can operate at supply voltages as low as 1 V.     

具有四个输出并基于微处理器的双定时器

基于Freescale半导体公司MCC908QY型8位闪存微型计算机的图1所示电路，可提供一个低成本通用双定时器．该定时器可代替单触发电路。您可以通过修改汇编语言软件来满足特定应用要求。该电路采用微处理器IC1的内部12．8MHz时钟振荡器。内部时钟除以4即获得3．2MHz时钟频率，此频率进一步除以定时器预定比例64即获得50kHz时钟。将定时器模数计数器除以50000．可获得可产生1次／秒实时中断与主定时间隔的1Hz时基。     

低功耗可编程定时器集成电路的设计

介绍了一种低功耗、高精度、高稳定性可编程定时器专用集成电路的设计,对其中的稳定性电路、低功耗问题进行了研究和分析。该电路的静态工作电流为7．8微安。     

基于FPGA双振荡电路定时器的设计

考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破作业中延时雷管起爆精度和抗冲击性能之间的矛盾。更主要的是CPLD的时序比集成芯片更加容易控制。在FPGA实现,该设计的定时精度达到纳秒级,很好地满足系统性能要求。本方法具有结构简单、成本低、可靠性高、精度高等优点。     

录象机定时录象功能的实现

简要介绍了松下录象机的定时录象功能。对录象中定时录象功能 凤及设计中 当注意的问题作了较为详细的叙述。     

State-dependent current source stretches timer pulse widths

A new principle of a state-dependent current source has been presented which can usefully be employed with conventional timer circuits to obtain large time delays. Two schemes employing this principle, one using a Schmitt trigger and the other using a modified monostabic, have been described.     

555时基集成电路测试中电容的巧用

在集成电路（IC）测试程序开发的过程中,通常会遇到一些看似很小,而有时花上很长时间都不能及时解决的问题。这时,换个思路,更换测试电路板的硬件都有可能解决问题。以555时基电路测试程序开发为例,555时基电路可以通过外部电路组合成施密特触发电路、单稳态电路、多谐振荡电路等。其中,在多谐振荡电路中,充、放电电容的巧用将会对整个电路正确波形的产生起到至关重要的作用。     

基于EDA技术的多功能计时器设计

电子设计自动化(EDA)是以计算机为操作平台、以硬件描述语言为设计语言、以可编程器件为实验栽体进行必要的元件建模和系统仿真的电子产品自动化设计过程.运用EDA技术进行电子系统的设计,有着设计快速、调试方便、研制周期短、系统可靠性高等优点,EDA技术是现代电子设计的发展趋势,介绍了基于EDA技术设计多功能计时器的一种方案.设计中采用了自上而下的方法,给出了多功能计时器的结构图和部分仿真结果,结果表明该系统的设计方案正确.