横向高压器件LDMOS与LIGBT的特性分析

给出了横向高压器件ＬＤＭＯＳ、ＬＩＧＢＴ以及具有阳极短路结构的ＬＩＧＢＴ的输出特性、开关特性及耐压特性模拟曲线，并对这三种器件的结构和性能进行了较系统的分析与对比。     

横向高压功率器件的进展

由于横向高压功率器件在功率集成电路及智能功率电路中具有极其重要的用途，近年来，各种各样的横向功率器件层出不穷。文章讨论了近年来横向功率器件的发展及其主要特性，并对它们进行了详细的分类，以期对各种横向功率器件的特性及其优缺点有一个全面的了解。     

DRI MC SOI LIGBT器件漂移区新结构的可实现性

简介了减薄漂移区多沟道SOI LIGBT结构雏形，根据先进VLSI工艺调研结果讨论了减薄漂移区新型微结构的可实现性。提出了可能实现的三种表面微结构及其工艺实现方法，指出了这种器件雏形结构存在的几个主要问题，有针对性地探讨了改进措施。并提出了面向智能Power ICs应用的同心圆环源漏互包SOI LIGBT结构。及其迄待研究的主要问题与部分解决措施。     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求.     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法，首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构，并根据器件结构给出了阻性负载时器件的大信号等效电路. 探讨了该结构器件的VLSI工艺实现方法，设计了工艺流程. 讨论了设计抗ESD二极管相关参数所需考虑的主要因素，并给出了结构实现的工艺控制要求.     

DRT MC SOI LIGBT器件漂移区新结构的可实现性

简介了减薄漂移区多沟道SOILIGBT结构雏形,根据先进VLSI工艺调研结果讨论了减薄漂移区新型微结构的可实现性,提出了可能实现的三种表面微结构及其工艺实现方法;指出了这种器件雏形结构存在的几个主要问题,有针对性地探讨了改进措施,并提出了面向智能PowerICs应用的同心圆环源漏互包SOILIGBT结构,及其迄待研究的主要问题与部分解决措施。     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求.     

高压功率MOS器件终端结构计算机模拟的物理模型

对高压ＭＯＳ功率器件的设计而言，结终端结构的设计是至关重要的一环。由于电压不断提高，终端结构亦更加复杂、传统的设计方法已不再适用。因此，本文对新的设计手段－计算机模拟进行了详细地研究。首先建立了一套适用于终端结构模拟的物理模型。然后讨论了离散化的形式，并分析了所得大型稀疏线性方程组的迭代收敛性及稳定性。文中还提出了对于耗尽层分布及场限环浮置电位的一种新的处理方法－多重迭代法，从而克服了以往处理方法     

基于共享Buffer的LIGBT和PLDMOS器件研究

介绍了基于共享Buffer技术的SOI(绝缘体上硅)LIGBT和PLDMOS,相对于传统工艺可以节约2层光刻板和2步工艺流程。主要通过研究在器件漏区的缓冲层特性,对器件特性影响明显。通过实验和仿真结果对比,共享Buffer技术的器件通过工艺和版图优化后能达到原有器件的表现性能。     

空穴注入控制型LIGBT的研究

本文提出空穴注入控制型横向绝缘栅双极晶体管(CI-LIGBT),可有效控制高压下阳极区空穴注入,提高器件的抗闩锁性能.数值模拟与实验表明,通过对阳极区结深、反偏p⁺n+结击穿电压和取样电阻的优化,可实现其导通压降与抗闩锁性能的折衷.     

具有浮空埋层的高压器件新结构和击穿电压模型

提出具有浮空埋层的变掺杂高压器件新结构(BVLD:Variation in lateral doping with floating buriedlayer),建立其击穿电压模型.线性变掺杂漂移区的电场耦合作用使表面电场达到近似理想的均匀分布,n+浮空等电位层与衬底形成新平行平面结,使得纵向电压由常规结构的一个pn结承...     

用于电压调节器的PZST反铁电陶瓷研究

通过调节Zr^4＋／Ti^4＋比对La^3＋、Sr^2＋掺杂的PZST反铁电陶瓷进行分析，从中得到两种能用于电压调节器件的陶瓷材料。在20～80℃时，这两种材料的相变电场随温度变化不大。材料的反向开关时间为1～12μs，开关时间随反向相变电场的升高而减小，且与样品的尺寸有关。     

PDP扫描驱动电路中高压功率MOSFET的设计

提出了一种适合于PDP扫描驱动电路的高压功率LDPMOS和VDNMOS功率器件结构,此结构可用BCD工艺实现,其耐压高、高低压兼容性好、易集成.MEDICI模拟结果表明击穿电压可达200V.     

半桥式功率输出级中高速低功耗低侧管的实现

本文提出了一种动态地控制IGBT阳极短路的结构,并把这种结构用于具有高低侧驱动和半桥式功率输出级的功率集成电路低侧管中.这种结构使得功率输出级低侧管导通时工作于IGBT模式,关断过程中工作于MOS模式,因而具有导通压降小、关断速度快的优点,有效地解决了功率管导通电阻和关断速度之间的矛盾.在不改变工艺,不降低耐压,不增加电路元件的前提下,实现了低侧管的高速低功耗.     

新型基区结构高反压功率晶体管的优化

依据电参数指标要求,针对高压-高增益硅功率晶体管基区结构和终端结构进行优化研究。提出了一种可用于改善集电极-发射极击穿电压(V_(BRCEO))和电流放大倍数(β)矛盾关系的带埋层的新型基区结构,并针对埋层基区结构对高压-高增益硅功率晶体管电性能及可靠性的影响进行了研究。仿真结果表明:新型基区结构不仅可以很好地折中晶体管β与V_(BRCEO)之间的矛盾关系,而且还能在较大的埋层基区宽度、埋层基区掺杂峰值浓度范围内使晶体管获得较低且一致性较好的饱和压降;具有新型基区结构的晶体管在改善正偏的情况下抗二次击穿能力具有明显优势。由仿真得到的器件结构参数,研制出的样片的β,V_(BRCEO)和集电极-基极击穿电压(V_(BRCBO))均满足电参数指标要求。     

新型低损耗快速薄发射极晶闸管关断时间和通态压降的分析

本文利用非对称ｐｉｎ二极管模型，对新型多晶硅接触薄发射极晶闸管关断时间和通态压降之间的折衷关系进行了较为详细的理论分析和实验研究，并与常规结构进行了比较，数值计算和实验结果表明，在合适的薄发射区厚度和杂质总量下，不但关断时间较常规结构缩短约１．５倍的因子，而且通态压降也低于常规结构；更有意义的是，当ｎＢ基区少子寿命减小到合适值时，关断时间进一步缩短到常晶闸管的１／２．５～１／３，而通态特性没有恶化。