基于逻辑复合门映射的电路面积优化

提出了一种基于复合门映射的电路面积优化方法.该方法首先通过BDD结构的拆分将待优化的逻辑电路转化为由二输入基本逻辑门组成的多级逻辑网络,然后利用复合门搜索和等效转换算法将逻辑网络中适合复合门实现的子结构用相应的复合门替换.提出的优化算法用C语言编程实现,并用MCNC电路进行了测试.测试结果表明,相比于ABC和BDS软件结果,经算法优化后,电路的节点数可分别减少约37%和29%.     

基于树形Mux的逻辑电路优化

为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而实现映射后电路面积与延迟的优化.提出的算法使用C++语言实现,电路面积和延迟优化结果由常用学术开源EDA工具abc,结合国内EDA公司提供的映射库得到.实验结果表明,相比于abc工具,使用该方法得到的面积和延迟优化分别提升了26%和21%.     

基于近似计算技术的FPRM逻辑功耗优化

提出了一种基于近似计算技术的FPRM逻辑功耗优化的算法, 该算法包括基于信号概率和跳变密度的固定极性Reed-Muller(Fixed Polarity Reed-Muller, FPRM)函数动态功耗模型, 基于遗传算法的以功耗优化为导向的RM逻辑极性搜索方法, 以及利用双锐积运算的RM逻辑错误率计算方法. 在错误率的约束下, 通过有选择性地删减部分乘积项, 实现功耗优化. 提出的算法用C语言实现, 并用MCNC Benchmark电路测试. 结果表明: 与原始FPRM电路功耗相比, 在平均错误率为3.21％时, 电路动态功耗平均减少了22.77％.     

分段式高性能近似加法器设计

利用近似加法器输出误差与输出位权重有关的特点, 提出了一种分段式近似加法器结构. 该近似加法器由三部分组成, 权重高部分由精确加法器构成, 权重低部分的输出被置为全1, 而中间部分由二输入OR门代替全加器. 提出的近似加法器与精确行波进位加法器相比, 在面积、功耗、功耗延迟积和面积延迟积分别改善了约43%、57%、85%和81%, 与已有的近似加法器相比, 总体性能也有明显提升.     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.     

基于分支限界的关键路径求解算法

提出一种基于分支限界的关键路径求解算法,将电路拓扑结构表示成有向带权网（WOEN）,寻找汇点,使节点到汇点的最大路径时延为该节点分支限界的最小限值,剪去违反分支限界最小限值的局部非关键路径的连接边以化简WOEN.新算法采取节点最大时延链表的存储结构,使得WOEN的存储空间、关键路径计算空间以及计算结果的存储空间共享同一存储空间.算法用C语言实现,并在ISCAS标准电路上加以测试.结果表明：新算法比现有算法所需的存储空间更小,求解关键路径的速度更快.     

基于不相交锐积运算的逻辑函数错误率计算

提出了一种通过比较逻辑覆盖差异的函数错误率计算方法, 该方法主要包括逻辑覆盖不相交锐积运算和双锐积运算, 分别用于实现2个逻辑覆盖之间不相交操作和公共部分删除操作, 进而实现TB逻辑函数之间或RM逻辑函数之间覆盖差异的提取. 通过对所提取覆盖包含的最小项数量统计, 实现函数错误率的计算. 所提出的方法用C语言实现, 并用MCNC测试电路进行测试. 实验结果表明, 该算法可以实现TB函数和RM函数的错误率计算, 且具有运算速度快, 适合处理大逻辑函数的特点.     

基于近似逻辑的不完全指定FPRM函数的功耗优化

基于精确逻辑的逻辑综合和优化方法已有广泛的研究. 但有时并非需要精确逻辑, 从而可利用这种特性进行关键指标的综合和优化. 本文提出了基于近似逻辑的不完全指定固定极性Reed-Muller (Incompletely Specified Fixed Polarity RM, ISFPRM)逻辑函数的逻辑优化方法. 首先建立基于二级逻辑的功耗估算模型和近似电路的设计效能评估模型, 然后提出基于近似逻辑的ISFPRM函数的优化算法, 并用遗传算法加以实现. 所提算法应用于MCNC标准电路进行测试, 结果表明在一定的面积约束下, 电路每增加1%的误差率获得12%~18%的功耗优化     

基于优化Paillier算法的两层无线传感器网络范围查询计算方法

针对现有两层无线传感器网络范围查询中数据计算效率较低以及感知节点能耗消耗较高的问题,提出一种基于优化Paillier算法的两层无线传感器网络范围查询计算方法。首先,利用具有可验证性的优化Paillier方法加密感知数据,在保证数据安全隐私的前提下实现密文下的数据运算,将计算平台从查询节点转移到存储节点,提高数据运算效率。其次,提出一种基于最左0-1编码和HMAC数据摘要算法的低功耗数值比较方法,在保证数据稳定性的前提下,降低感知节点能耗。最后,给出该方法的具体设计与实现,并利用树莓派和温湿度、光照强度传感器构建感知节点,利用英伟达TX2边缘计算平台构建存储节点,以此构建实验平台,将范围查询计算方法在该平台进行移植与实现。与现有方法在感知节点能耗、数据计算效率方面进行对比分析,结果表明,本文方法能够在降低感知节点能耗的基础上提高数据计算效率。     

一种新的降低内容寻址网络节点间延迟的方法

为了降低内容寻址网络CAN（content-addressable network）节点间的延迟,建立了数学模型,引入求静态图最短路径的Dijkstra算法,并以重叠网络中的节点为图的顶点,相邻节点以边连接,相邻节点间的延迟为边的权值构建节点间的动态延迟图.本文的算法能在任意两个节点间的多条路径中找到一条延迟最小的路径.使用P2Psim对该方法和选择延迟最小的邻居节点作为下一跳的方法进行对比测试,结果表明本文的方法能更有效地降低CAN中节点间的延迟.     

基于空间离散的最短路径求解法及其局部优化方法

提出了一种基于空间离散的最短路径求解法，该法利用复杂表面的空间离散信息，从已知的两点中估算与其相连的一点的距离，递推式求取一点与其他点之间的最短距离。计算获得了各点与起点和终点的距离后，再把它们相加，依据与起点的距离的大小，顺序把距离和最小的结点连接起来，这样获得了最短路径的邻域路径，然后对最短路径的邻域路径的各点进行迭代式更新，从而获得局部优化，最终获得最短路径。经过对例子的计算及分析，表明该方法普适性强、可靠及有效。     

基于效用的机会网络缓存替换策略

机会网络具有节点流动性较大、数据时延长、资源有限等特点,如何合理和高效地使用节点提供的缓存资源、增加节点间的协作来减少机会网络时延、节省带宽、防止拥塞是一个关键问题.通过对机会网络缓存策略研究,提出了基于效用的概率缓存替换策略,该策略分别计算数据的流行度和最短机会路径的权重,得出节点的效用值,通过比较效用值确定了节点要缓存的数据.实验结果表明提高了节点获取资源的成功率并减少了协作缓存资源请求的平均响应时间.     

基于SMPSO算法的三值FPRM电路延时优化

n输入变量的三值FPRM电路存在3n个不同极性及其对应的函数展开式. 通过对三值列表转换技术以及三值FPRM逻辑表达式的研究, 并结合自适应变异粒子群算法提出一种三值FPRM电路延时优化解决方案. 首先根据三值FPRM逻辑表达式的特征建立延时估计模型; 然后结合三值列表转换技术和SMPSO算法, 对三值FPRM电路延时进行优化; 最后采用PLA格式的MCNC Benchmark电路进行算法测试. 结果表明: SMPSO算法相比于穷尽算法的优化效果更佳, 电路的延时和面积平均节省11.6%和18.6%.     

三值FPRM电路极性间转换算法及其在面积优化中的应用

通过对三值FPRM(Fixed-polarity Reed-Muller)展开式和四值列表技术的研究,提出了一种三值FPRM电路极性间转换算法,并将其应用于电路面积优化.首先根据四值RM(Reed Muller)逻辑多项式系数的计算方法,推导出三值FPRM展开式极性间系数转换算法;然后利用该算法,结合三值模代数特点以及电路面积估计模型,沿非循环格雷码极性遍历路径进行三值FPRM电路面积最佳极性搜索,得到面积最优的FPRM电路.最后对8个MCNC基准电路进行测试,结果表明：与0极性Reed-Muller电路相比,三值FPRM电路的面积平均减少56.2%.     

基于library-free映射的电路面积快速优化算法

针对library-free映射过程中常用的动态规划算法在求解大电路时覆盖时间过长的问题,提出了一种将动态规划与遗传算法相结合的混合优化算法,用于平衡求解速度和求解质量,并利用“与/或/非”图和逻辑努力实现基于MOS晶体管的电路的面积估算.MCNC电路的测试结果显示,相较于动态规划,混合算法求得的最优解在面积平均增加不到1%的情况下,求解时间可节省35%以上.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

一种基于多普勒效应的拟牛顿室内定位算法

针对现有室内定位方法,根据目标节点在运动过程中与参考信标节点间产生的多普勒效应,得到一种距离差测量方法,避免了对目标节点与信标节点间时钟同步的要求.为实现此距离差定位,提出了一种基于拟牛顿法的室内定位算法.随机选取初始猜测值,得到一个测量点的距离差信息,由此迭代得到单个测量点坐标,再将所有测得的相对位置坐标进行整体迭代并调整初始位置,直到得到稳定的初始位置,实现定位.Matlab仿真结果表明,在信噪比SNR=10时,定位误差不超过0.5m.同时,为提高定位速度和成功率,尝试用粒子群算法求初始猜测值,进一步提高算法的性能.