高阶调制系统中Viterbi译码的改进算法

本文分析了高阶调制通信系统中将解调和卷积码的译码联合的解码方法,并与传统的Viterbi软判决译码和Viterbi硬判决译码算法进行了比较.仿真结果表明,在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低0.2-0.3dB.本文给出的方法也可推广到更高阶调制通信系统中.     

TD—SCDMA系统中Viterbi算法研究与改进

文中首先简单地说明Viterbi译码算法原理，接着分析Viterbi译码算法设计及伪代码实现，然后根据软判决和硬判决对译码性能的影响以及改进的译码器和MATLAB库函数的译码器作了仿真比较．仿真表明：改进的译码器具有良好的性能．     

一种Viterbi译码的改进算法

Viterbi译码是一种应用广泛的最大似然估计算法。本文利用相邻几组判决数据之间的相互关系，对这几组数据进行联合判决估计，从而提高了译码性能。从仿真结果来看，当译码深度不大时，译码性能得到明显的改善。因此该算法可以在保证同等性能前提下，减小硬件规模，降低功耗。     

联合判决估计的Viterbi译码算法

利用相邻几组判决数据之间的相互关系，对这几组数据进行联合判决估计，从而提两了Viterbi译码性能。从理论分析和仿真结果来看，当译码深度τ=2m左右时，译码性能相当于深度2τ传统算法的性能。此外，仿真表明参考状态的位置对性能影响不大。因此该算法在保证同等性能前提下，对留选路径存储的规模和功耗减少约20％，对回溯单元减少达30％。     

Viterbi译码及其DSP算法研究

应用概率译码技术的Ｖｉｔｅｒｂｉ算法是目前对卷积编码和格状编码调制（ＴＣＭ）进行译码的有效手段。本文以对卷积码的译码为例,提出了一种减小复杂度的Ｖｉｔｅｒｂｉ软判决译码算法,并给出了在ＴＭＳ３２０Ｃ５４Ｘ数字信号处理器基础上实现该算法的源码。     

联合判决估计在软判决Viterbi译码中的应用

该文利用相邻判决数据间的相互关系,提出了一种Viterbi截尾译码的改进算法,并将其应用到Turbo码的SOVA译码中。仿真表明,可以很好地降低复杂性和功耗。对Viterbi译码,可使留选存储的规模和功耗减少约20％,回溯单元的规模和功耗减少约30％。对Turbo码的SOVA译码,可使可靠值存储和输出单元的规模和功耗降低约15％,或迭代次数减少一半。     

卷积码编码及其Viterbi译码的实现

对3G系统中定义的卷积码编码进行了分析,并以1/2卷积码为例重点讨论了编码和Viterbi译码算法的实现方案。为求系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率都有提高。根据仿真结果对系统的性能进行了分析,其结果对系统的工程实现有着重要的参考价值。     

基于FPGA的软判决Viterbi译码实现

根据系统高速、稳定的要求,采用FPGA技术实现了针对(2,1,7)卷积编码的软判决Viterbi译码器.考虑到芯片的速度、面积和功耗,通过对Viterbi译码和前端接口部分设计的若干优化算法进行研究和讨论,选择4bit量化、差分软译码、大回朔深度和最小状态判决准则等方案以保证性能.采用全并行ACS结构和寄存器交换法以提高速度,并且采用分支度量预计算、度量存储溢出控制及对译码器其他部分的优化设计,在保证时序稳定的情况下有效减少了硬件消耗.     

LTE系统的Viterbi译码算法仿真及DSP实现

文章基于长期演进(LTE)系统的咬尾卷积码,通过对多种Viterbi译码算法的仿真比较,为时分长期演进(TD-LTE)测试系统选择了一种最优的Viterbi译码算法,并在TMS320C64x数字信号处理器(DSP)中实现了这种算法.提出了一些具体的软件优化策略和技巧,对加比选蝶形运算进行了大量简化.通过译码程序在CCS3.3中的运行结果,验证了该算法及优化策略和技巧的可行性和有效性.     

卷积编码及译码在数字通信系统中的仿真

本文介绍了利用点对点（哪）数字通信系统模型，推导卷积编码和Viterbi译码的非线性传输函数的方法以及对Viterbi译码软判决和硬判决的性能分析。通过Matlab中的Simulink仿真模块，对系统模型进行了建模，其仿真结果表明。增大卷积编码和Viterbi译码的约束长度可以提高误码性能。最后，得到了Viterbi译码在软判决和硬判决条件下的误码曲线。     

一种实现3G卷积码Viterbi译码的优化算法

对3G系统中定义的卷积码编码进行了分析,并以3GPP提出的1/2卷积码为例重点讨论了Viterbi译码算法的实现方案,并对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率有所提高。     

卫星通信中RS码的译码和调制方式的研究

由于RS码既能够纠正随机错误,又能够纠正突发错误,在数字通信等领域中得到了广泛的应用。本文首先简单介绍了RS基本编译码原理,然后依照GMR-13G协议中的RS（15,9）码给出TBPSK（BinaryPhaseShiftKeying）调制方式下硬判决译码和软判决译码性能仿真分析以及在6PSK（6PhaseShift：Keying）调制方式下的硬判决性能分析,最后达到预期目标。为以后卫星通信终端开发提供相应的依据。     

数字卫星电视接收机信道解码电路中的Viterbi解码

1概述 数字卫星电视接收机的电子调谐解调器产生的正交模拟I、Q两路基带信号,须送到数字解调与信道解码电路进行进一步处理.数字解调与信道解码电路的功能是将模拟I、Q基带信号进行数字化变换后,用数字信号处理方式进一步进行数字解调和解码.数字解调后得到的最佳取样值,还应该在信道解码模块中对传输过程中出现的误码进行校正,以得到误码率低的输出码流,保证图像和声音的质量.信道解码包括卷积解码、去交织、R-S解码和能量扩散等部分.     

一种新的解调译码方案

提出了一种多码元差分检测与软判决译码相结合的解调译码方案。该方案利用差分编码后载波相位之间的相关性,将多阶差分的联合信息用于Viterbi算法,从而实现了多码元检测与Viterbi软判决译码的结合。对该方案进行了计算机仿真,仿真结果表明,在误比特率为10~(-4)时,在AWGN信道中相对于传统的差分检测结合软判决译码,性能提高约1．6dB,在Rician衰落信道中性能同样有明显改善。该方案实现简单。对于功率受限的卫星通信系统,具有重要意义。     

软输出Viterbi译码的矩阵算法

本文在软输出Viterbi算法的基础上给出了一种新的软输出Viterbi算法,此算法使软输出Viterbi算法中求度量差和后验概率的复杂计算转化成一系列简单的适合于大规模集成电路实现的矩阵运算,从而使运算速度得到相应的提高,并使软输出Viterbi算法中复杂的数据存取和传输得到进一步简化。     

Viterbi译码算法的关键技术研究

在对Viterbi译码算法进行分析的基础上,论述了蝶形运算单元和路径存储的理论分析和实现方法,解决了蝶形运算单元在路径存储上有限字长效应引起的溢出问题,同时给出了基于FPGA的Viterbi实现框图和译码的实际测试结果.     

卷积码Viterbi译码算法的FPGA实现

探讨了卷积码Viterbi译码的FPGA实现问题。在Viterbi译码算法中，提出了减少路径量度的位数和流水线回索法的幸存路径等方法，能有效地减少存储量、降低功耗、提高速度，使得K=7的Viterbi译码算法可在以单片FPGA为主的器件上实现。     

一种新的π/4DQPSK解调译码方案

本文提出了一种新的π/4DQPSK解调译码方案.该方案利用非冗余纠错差分解调的硬判决信息对Viterbi软判决译码时的量度加权,从而改变了传统的差分解调结合软判决译码的量度值,使差分解调软输出的信噪比得到改善,提高了Viterbi软判决译码的性能.计算机仿真表明,相对于传统的差分解调结合软判决译码,该算法在误比特率BER为10-5时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.这使得在普遍采用差分解调软判决译码的卫星通信系统中系统容量和通信质量都得到显著改善.     

RS码译码算法对比研究

RS码所具有的高效译码性能使其被广泛应用于数据通信和存储系统的差错控制中。本文主要对目前常用的RS码的硬判决译码算法和K—V代数软判决译码算法进行对比研究。通过对两种算法原理的理论分析,给出了RS码在硬判决与软判决的算法下的计算机仿真。结果表明两种算法均能得到良好的译码效果,而软判决译码算法较硬判决方式能更有效地带来系统增益。而软判决译码算法可以通过适当提高复杂度来改善系统的性能。     

维特比译码的仿真与实现

维特比译码算法是一种最大似然序列检测的方法,首先分析仿真了在不同判决方式和回溯深度下的维特比译码的性能,得出结论:在无线高斯信道中,维特比译码采用3比特软判决及回溯深度为48的时候,系统能达到最佳的效果;利用上述结论使用Q1900芯片实现了维特比译码。