基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作．并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能。该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位（一个字节）或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现。该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写．且USB接口高速传输,支持热插拔,成本低,应用广泛。     

基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作,并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能.该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位(一个字节)或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现.该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写,且USB接口高速传输,支持热插拔,成本低.应用广泛.     

基于FPGA的多通道图像采集存储系统设计

针对图像信号的基本特征设计了对于四路间歇性数据并行存储方案,整个图像采集存储系统分为控制模块和存储模块两个部分：控制模块主要是采用FPGA对图像数据进行并行接收、数据编码、控制存储、全程工作控制;存储模块采用FLASH芯片实现数据的存储。分析完成了该系统的硬件电路设计和FPGA程序设计,为多路图像信号的实时存储以事后分析提供了一种解决方案。     

基于FPGA的多路光电信号采集存储系统设计

针对激光光幕法测试弹丸坐标时需要采集多路光电信号的问题,提出了以FPGA为采集及控制芯片,以FLASH为存储芯片的多路光电信号采集与存储系统的设计。通过将采集到的光电信号缓存在FPGA内建FIFO中,然后对该信号进行处理并存储在FLASH中,使用USB接口与上位机进行通信传输。仿真结果表明,该系统可成功将64路光电信号采集并存储,结构灵活、操作简单,数据准确且存储量大。     

基于FPGA的智能分区存储系统设计

常规炮弹于恶劣环境下,内部信号采集处理系统存在意外瞬时掉电的情况。针对掉电情况下数据存储错误的问题,提出了一种基于FPGA的智能分区存储方法,在研究NAND Flash读写、擦除和存储的特点的基础上,设计了一种智能分区存储系统,实现了存储数据开始地址的智能检测及断电自动跳址开始下一次数据的续存。实弹试验证明,该系统提高了FLASH存储区域的利用率,有效的解决了数据存储系统在常规弹药制导化应用过程中的实际问题。     

基于FPGA的DDR内存条的控制

随着数据存储量的日益加大以及存储速度的加快,大容量的高速存储变得越来越重要。内存条既能满足大容量的存储又能满足读写速度快的要求,这样使得对内存条控制的应用越来越广泛。首先介绍了内存条的工作原理,内存条电路设计的注意事项,以及如何使用FPGA实现对DDR内存条的控制,最后给出控制的仿真波形。     

单片数字脉冲压缩器的设计

数字脉冲压缩技术的优点已被普遍承认,制约其应用的一个主要问题是运算量大、设备复杂、成本高。本文针对雷达信号形式的特点,提出了一种基于ＦＰＧＡ器件的适用于中小压缩比情况的时域脉冲压缩器实现方案。     

基于FPGA的高速图像数据采集存储系统设计

设计了一种针对具有高码流、数据量庞大特点的图像数据进行采集、存储以及长线回读的测试系统,接收的图像数据码流为30.72 Mbyte/s,测试系统在控制信号的作用下将大容量图像数据存储于三星公司的4 Gbyte K9WBG08U1M的Flash芯片中。图像数据存储完毕后,通过LVDS总线方式,将存储装置中的图像数据回读至控制计算机进行存盘、解码,以验证该系统的图像数据采集、存储功能。     

基于FPGA的工业数字摄像机系统的设计

针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通过调用Altera IP核DDRII SDRAM controller with ALTMEMPHY和FIFO存储器设计了DDR2SDRAM的接口,将图像数据缓存到DDR2存储器中,最后通过SPI总线接口在液晶屏上显示图像,可达到53帧/s图像的速度。系统代码共需约5 000个逻辑单元,3 704个寄存器,117个引脚。将设计代码下载到系统芯片中后,系统可以清晰显示所拍到的画面。设计结果表明,基于FPGA的工业数字摄像机设计灵活,易于移植,可实现高速图像采集和传输。     

基于FPGA的高速图像存储系统的设计

针对遥测试验中产生的高帧频、高分辨率的图像数据实时存储等问题,设计了一种高速图像存储系统。该系统以Spartan 6系列FPGA作为核心处理器,采集高速工业相机以base模式输出的像素数据,并对DDR3缓存时序进行优化,最后通过SATA2.0接口存入固态硬盘中。试验完成后,通过千兆以太网接口回读数据至上位机并进行显示。测试结果表明,该系统能够对71 f/s帧频、2048×1088像素的高速图像数据进行长时间可靠存储与显示,该设计有较高的移植性和应用价值。     

基于CF卡的数字电视接收端存储系统的硬件设计

为了符合数字电视的发展和人们对数字电视功能越来越多的要求,提出了把数字电视接收端输出的TS(传输流)存储在CF(标准闪存)卡中,利用读写控制模块控制TS在CF中的存储和读取,从而实现对数字电视节目的存储和回放功能。给出了系统框架和控制模块内部结构,着重阐述了系统结构模块功能和模块的Verilog设计,给出了系统的仿真结果,具有一定的实用价值。     

一种基于FPGA的数字电视调制器硬件电路设计

介绍一种基于FPGA的数字电视调制系统的硬件结构，该结构具有简单、灵活、易升级、安全性好等特点，非常适合于数字电视传输方案。     

基于FPGA的数字图像采集存储系统的设计

本系统主要利用FPGA实现了对CMOS图像传感器的配置及图像采集,将采集到的数字图像实时存储到Flash存储器(K9NBG08U5A)中.同时对CMOS图像传感器捕获的图像进行实时传输、存储、显示.通过采集存储实验,验证了该系统的可行性和实时性.     

基于FPGA的数字存储示波器设计

提出一个经过优化的数据采集方法,辅以FPGA(Field-Programmable Gate Array)主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计.系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性,降低了成本和开发难度.将数字存储示波器及信号源的基本原理和经过优化的数据采集方法相结合,分别在模拟信号预处理、数据多方位存储、触发方式、等精度测频等环节进行创新性优化,经测试,系统性能良好,各项指标均能较好满足要求,为新型简易数字存储示波器的发展提出了新思路.     

基于FPGA的存储测试系统的设计

针对某些特殊的测试试验要求测试系统高性能、微体积、低功耗,在存储测试理论基础上,进行了动态存储测试系统的FPGA设计。介绍了该系统的组成,对控制模块进行了详细设计。针对测试环境的多样性设计了采样策略,能对频率多变的信号进行实时记录。通过实验验证了设计的正确性,证实了所设计的采样策略对多种变化规律的信号采集具有通用性,扩展了系统的应用范围。     

基于FPGA的简易数字存储示波器设计

主要以简易数字存储示波器为例,介绍可编程逻辑器件在模数转换、数模转换及数据存储与处理中的设计方法。此系统由四部分组成,其中数据处理及存储单元用VHDL语言进行设计,利用MAX＋PLUSII软件进行电路仿真,并选用FP6A硬件实现;输入单元及输出单元采用AD976及AD669芯片实现;存储器RAM采用HM6264芯片实现。设计中采用了白顶向下的方法,将系统按逻辑功能划分模块,各模块使用VHDL语言进行设计,在ISE中完成软件的设计和仿真。     

DSP+FPGA数字硬件系统设计与实现

引言 随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展,采用DSP FPGA的数字硬件系统显示出其优越性,正愈来愈得到人们重视。通用的DSP优点是通过编程可以应用到广泛的产品中,并且主流制造商生产的DSP已能满足算法控制结构复杂、     

基于FPGA的硬件蠕虫检测系统的设计与实现

分析了现有的蠕虫检测算法的优缺点,提出了基于数据包统计的蠕虫检测算法。该算法简单有效,适合硬件实现。同时设计了一个硬件蠕虫检测系统,最终在FPGA上实现,并对其进行了仿真与综合,验证了设计的正确性。本检测系统适合用于嵌入网卡,实时监测蠕虫,所以该基于FPGA的硬件蠕虫检测系统对蠕虫的检测和抑制具有积极的意义。     

基于FPGA的断电续传存储系统的设计与实现

针对遥测领域中数据记录器面临的高速输入数据连续存储和断电续传的技术难题,详细介绍了NAND型Flash交替双平面页编程方式,分析了3种常用的NAND型Flash剩余容量检测方法的特点,提出了一种基于二分法和带系统识别码交替双平面页编程技术的NAND型Flash剩余容量快速检测的方法,检测结果高效准确,检测误差可以达到10-4,并在此基础上设计了具有断电续传功能的数据存储系统,设计方法简单可靠,具有较好的应用前景。     

基于FPGA的异步FIFO硬件实现

使用FPGA内部资源BlockRam实现异步FIFO,因为未使用外挂FIFO,使得板卡设计结构简单并减少了硬件板卡的干扰,给硬件调试工作带来了方便,也充分体现了FPGA的优势,这种方法对设计异步FIFO使用具有很好的借鉴意义。实验通过VERILOG编程实现异步FIFO,对程序进行了功能仿真、时序仿真,并下载到FPGA芯片中进行了硬件仿真,实验结果达到了预期的参数要求,完成了FIFO软硬件设计。