Cache对磁盘阵列性能的影响

Cache对磁盘阵列的性能影响很大.本文从磁盘参数和通道性能两方面出发,利用排队论和Petri网模型计算磁盘阵列的性能,从理论上分析了磁盘和高速缓存各部分参数对磁盘阵列性能的影响,并提出了提高磁盘阵列性能的若干方法.     

网络存储系统I/O响应时间边界性能研究

为了对网络存储系统性能进行预测和改进,利用定量分析法研究了系统I/O响应时间与各性能影响因素之间的关系。通过分析网络RAID存储系统的数据传输原理,建立了该系统的闭合排队网络模型,并研究了其I/O响应时间的性能边界。实验表明,理论性能边界反映了实际系统性能的变化趋势和性能边界。进一步分析发现,当并发任务数较低时,存储中心服务器CPU处理能力和缓冲区命中率是影响I/O响应时间的关键因素。     

海量存储系统I/O性能瓶颈分析

通过追踪I/O数据在信道中的传输过程,分析了当前海量存储系统可能存在的瓶颈。指出了在硬件性能一定的情况下,编码技术在磁盘阵列中的应用,以及对存储系统的容错性和存取速度的贡献。本文最后提出了一种存储综合测评系统,具体评估了P4080和IOP80331平台的读写带宽和系统性能。     

Oracle应用系统中I/O的设计与分析

虽然现在的磁盘容量越来越大,但是在读/写速度上还是跟不上CPU的速度.因此,许多软件应用的性能都由于硬盘的输入/输出(I/O)速度跟不上内存的速度而受到限制.通常CPU的活动必须暂停等到I/O完成为止.Oracle应用可以设计成性能不被I/O所限制的应用.如果数据库文件在它能力内运行的话,调整I/O可以增强系统运行性能.本文将从以下几个方面阐述I/O的设计     

RAID控制器的Cache管理策略研究

为进一步缩小外存与CPU间的速度差异,满足日益增高的I/O请求率,在磁盘阵列设计中引入Cache,实现一种适用于RAID控制器的Cache管理策略。此方法重点研究了Cache的组织与管理,利用优化的最近最少使用算法(LRU)提高Cache命中率,通过树形结构的转换减少磁盘I/O次数,以提高系统的整体性能.从该策略在RAID控制器原型的实验结果分析,证明该策略对减少写磁盘I/O确有显著效果.     

芯片I/O缓冲及ESD电路设计

文章详细介绍了基于CMOS的芯片I/O缓冲电路分类,功能,电路及版图设计的一些考虑以及芯片引脚的静电保护问题.     

分布式I／O资源虚拟化技术的研究

提出一种可有效整合和使用分布式I/O资源的新方案.该方案实现于操作系统和系统硬件之间,主要采用最新的硬件虚拟化技术,将分布于多主机的I/O资源进行虚拟化和整合,为上层客户操作系统构建一个全局虚拟I/O空间,实现客户操作系统对分布式I/O资源的全局管理和使用.该方案实现于系统软件层,性能较高、实现成本低,并且客户操作系统无需做任何修改.     

一种自适应多核处理器I/O一致性处理方法

 I/O引发的数据一致性问题是多处理器系统数据一致性问题不容忽视的重要因素.多核使得处理器中的I/O一致性问题变得更加突出.另一方面,I/O访问模式的多样性使得单一的I/O一致性处理方法很难满足多样的I/O应用需求.本文首先分析了I/O应用访问模式,提出了I/O数据访问的七种特性;并根据I/O数据的访问特性提出了一种新型的自适应多核处理器I/O一致性处理方法,使得I/O一致性处理可以自适应地根据I/O应用进行动态调整,从而满足不同应用需求;最后,我们对自适应的I/O一致性处理方法进行了性能评测,评测结果表明该方法对不同的I/O应用均能获得很好性能.     

PXI数字I/O数据传输的实现

虚拟仪器技术将仪器功能分为输入、输出和数据处理3个模块,通过PXI(compact PCI bus extensions for instrumentation)等总线平台来建立系统.因此,理论上在虚拟仪器平台上借助I/O模块和程序支持就能完成信号输入、输出和处理的全部软硬件设计.文中基于PXI总线平台和LabWindows/CVI软件开发环境,以PXI-6533数据传输的向量模式为例,探讨数字I/O在虚拟仪器系统中对数字信号传输的控制问题,以及基准频率、占空比和数据传输宽度的设定和程序实现.     

RAID中基于聚/散的命令合并的相关问题研究

在磁盘阵列中，为了提高I/O性能，减少I/O执行时间，采取了将分解到同一磁盘上同命令类型且操作数据地址相邻的多I/O命令合并的策略。文章提出一种基于聚／散技术的命令合并算法，并分析了影响合并算法效率的几个关键问题。     

利用数字I／O口实现高速实时传数

介绍了一种在两台计算机之间利用Ｉ／Ｏ口进行实时传数的新的 方法，该方法借助ＡＣＬ－７１３０板卡能响应外口断的特殊性，实现基于中断方式的实时传数，一次数据通讯时间为５０μｓ左右。它非常适合于在速度快、但每次传送数据量不大的实时控制中环节之间传送数据。     

FPGA中的I/O时序优化设计

在数字系统的同步接口设计中，可编程逻辑器件的输入输出往往需要和周围新片对接，些时I/O接口的时序问题显得尤为重要。介绍了几种FPGA中的I／O时序优化设计的方案，切实有效的解决了I／O接口中的时序同步问题。     

I2C I/O电路设计

符合标准的电气参数实现是设计的主要问题,详细阐述了一些关键参数的实现方式,如输人高低电平、输出下降时间。为适应多电压的工作环境,电路采用了一些特殊结构如采用电平转换单元和内部低电压电路互联、采用电压保护结构使电路同时支持3．3V和5V总线电压。该电电路采用常见的双电压(1．8V／3．3V)0．18pm工艺实现。仿真结果表明完全符合飞利浦公司的快速型12C总线(FAST-MODE)的电气标准。     

基于STD总线的多路数字I/O设计

随着人们生活水平的日益提高,工业控制的对象数量也与日俱增,对I/O模块的开发需进一步加强。为了满足工业控制方面的I/O数量多,操作方便,使用灵活,可靠性高等方面的较高要求,实现了一种基于STD总线,以工业控制计算机为主控制器,应用Xilinx公司的CPLD开发平台,面向工业控制的多路数字I/O设计。工业控制计算机通过多路数字I/O板,实现了多达128位I/O被控对象的读、写控制,并且速度快、性能稳,能够充分满足工业控制的要求。