一种用于自稳零放大器的伪随机信号发生器

提出了一种用于自稳零运算放大器的伪随机信号发生器电路.该电路结合了线性反馈移位寄存器和多级计数器,实现了输出信号的频率在一定范围内随机变化的功能.利用7级线性反馈移位寄存器生成的7位伪随机码对多级计数器进行置位,计数器以置位后的状态开始计数.当计数器计满时,输出信号跳变一次.同时,线性反馈移位寄存器生成新的伪随机码对计数器电路进行重新置位,计数器再重新计数.最终产生频率在一定范围内随机变化的输出信号.该输出信号作为自稳零放大器失调校准电路的开关时序信号,使自稳零运放的失调电压校准电路（开关电容结构）的开关动作具有随机化特征,产生的开关毛刺类似随机噪声,改善了自稳零放大器失调电压的校准效果.该伪随机信号发生器电路采用0.5μm CMOS工艺实现.仿真结果表明,该信号发生器电路实现产生的输出信号的频率在2 kHz到4 kHz范围内随机变化.将其用于自稳零运算放大器的失调电压校准中,自稳零运放输出信号中的谐波显著降低.     

自稳零运算放大器TC 901

<正> TC900系列是无需外接电容器的单片CMOS自稳零运算放大器,TC901是该系列中的一种新产品。与其它自稳零运算放大器相比,TC901允许使用更高的工作电压(双电源时为±15V,单电源时为32V),而且降低了静态电流(典型值为450μA)及噪声(在10Hz带宽时典型值为5μV_(p-p))。另外,它的失调电压小(典型值为7μV),从饱和状态快速恢复无需使用外部箝位电路。由于不需外接电容器,使电路增加了可靠性并降低了成本。 TC901是一种8脚器件,有两种封装形式,即塑料     

一种基于0.6μm BCD工艺的40V高压输出自稳零运算放大器北大核心

设计实现了一种基于0.6μm BCD工艺的40 V高压输出自稳零运算放大器。该运算放大器采用了时间交织自稳零结构，实现了对输入失调电压的连续校准，同时使用40 V耐压PDMOS管和NDMOS管，实现了ClassAB结构的高压输出。运算放大器的输入级和自稳零校准电路采用0.6μm普通MOS管实现，均工作在5 V电源电压下；放大级和输出级中部分晶体管采用非对称结构的40 V DMOS管，实现了高压输出。整体电路中只有DMOS管的漏源电压承受40 V的耐压，其余MOS管的各端电压均在正常的工作范围内，没有耐压超限风险。前仿真结果表明，该运算放大器在5 V和40 V双电源电压下工作正常，输入失调电压为0.78μV,输出电压范围为3.0～37.7 V,等效直流增益为142.7 dB,单位增益带宽为1.9 MHz,共模抑制比为154.8 dB,40 V电源抑制比为152.3 dB,5 V电源抑制比为134.9 dB。     

一种伪随机信号发生器的研制

介绍了一种纯硬件实现的综合性价比较高的伪随机信号发生器的研制工作。首先给出了设计方案，继而介绍了这一信号发生器具体电路的设计，给出了电路原理框图，最后给出了性能测试的结果。     

一种双通道零漂移运算放大器的设计

设计了一款双通道、零漂移、轨到轨输入输出的运算放大器,可用于温度、压力传感器等精密信号采集领域.整体结构主要包括:带隙基准、振荡器、分频器、开关控制、主运放和调零运放模块.其中振荡器、分频器、基准偏置为共用模块,开关控制、主运放、调零运放在双通道中相互独立.基于Cadence仿真软件,采用国内0.5 μmCMOS工艺完...     

ICL7650斩波稳零运算放大器的原理及应用

介绍了Intersil公司生产的斩波稳零式高精度运算放大器ICL7650的结构及性能 ,分析了动态校零的基本工作原理 ,给出了ICL7650在地震前兆信号采集系统中的应用实例     

自稳零低噪声CTIA读出电路研究

红外探测器在国防航天领域应用广泛,其低噪声读出电路是获得有用清晰红外图像的基础。当探测器工作在高背景微弱信号下时,常出现噪声扰动大,各元信号高低不平,部分信号无法读出的问题。针对国内航天工程应用需求,文章设计了一种低噪声的新型读出电路。该电路在传统CTIA的基础上,设计了自稳零技术和新型相关双采样电路,对噪声抑制表现出优良的作用。可应用于低温中波线列红外HgCdTe航天探测器的信号读出以及其他低温和常温探测器的信号读出,工作温度范围为77~300K。基于0.35μm,5V-CMOS工艺进行了10×1线列读出电路后仿真验证与流片,结果表明,与传统CTIA电路对比,输出噪声下降44.7%,总输出噪声仅为72.1μV。     

基于斩波自动稳零运算放大器的激光器平均光功率控制

本文介绍了斩波自动稳零集成运算放大器中斩波技术和自动稳零的基本工作原理。利用这种放大器能够放大直流微弱信号(可以达到1PA)的特点,使用典型芯片ICL7650设计了在光纤数字通信系统中对光端机进行平均光功率控制的电路。实验表明光端机短时功率波动小于0.05dBm。     

一种轨对轨CMOS运算放大器的设计

基于0.6μmCMOS工艺,设计了一种轨对轨运算放大器。该运算放大器采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨。该运放的小信号增益为77dB,单位增益带宽为4.32MHz,相位裕度为79°。由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成。     

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。     

一种高压运算放大器的设计

基于混合集成电路工艺,采用氧化铍衬底厚膜电路、陶瓷电容和半导体芯片,设计了一种高压运算放大器。采用ORCAD进行仿真,结果表明,该运放的供电电压为±15~±150 V,输出电流为75 mA,直流电压增益为95 dB,转换速率为57 V/μs,静态电流6 mA,单位增益带宽3 MHz。该运放可被广泛用于马达控制系统、压电传感器以及打印机驱动等领域,实现了高压运算放大器的国产化。     

一种齐纳二极管控制式轨对轨CMOS运算放大器

采用0.6μm CMOS工艺,设计了一种齐纳二极管控制式轨对轨运算放大器.该运放采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.该运放的小信号增益为82dB,单位增益带宽为12.34MHz,相位裕度为68°.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.文中主要讨论该轨对轨运算放大器的原理,性能及设计方法,并进行了模拟仿真.     

一种消除失调的开关电容带隙基准电路

 本文介绍了一种基于开关电容的带隙基准芯片电路.本文巧妙地利用电容和开关的模拟电阻,实现了静态电流小,温度系数好的开关型基准电压.同时运用自动调零技术,克服了线性基准的失调缺陷,消除了运放的失调电压,提高了输出电压的失调精度.电路在0.5μm VIS CMOS工艺下实现,温度系数29×10^-6V/℃,20mV输入失调电压下的电压漂移仅为0.4mV.     

一种适用于传感器信号检测的斩波运算放大器

提出一种适合传感器微弱信号检测应用的全差分低噪声、低失调斩波运算放大器。采用两级折叠共源共栅运放结构,基于斩波稳定及动态元件匹配技术,通过在运放低阻节点的电流通路上添加斩波开关的设计方式,增加了运放的输入信号带宽和输出电压摆幅。芯片采用TSMC 0.18μm 1P6MCMOS工艺实现。测试结果表明,在1.8V电源电压,25kHz输入信号和300kHz斩波频率下,斩波运放输入等效失调电压小于120μV,在10Hz～1kHz之间,输入等效噪声为5nV/Hz^1/2,最高开环增益为84dB,单位增益带宽为4MHz。     

高增益自偏S波段MMIC低噪声放大器

报道了具有高增益自偏结构的低噪声S波段MMIC宽带低噪声高增益放大器．该放大器是采用国际先进的0.25μm PHEMT工艺技术加工而成．电路设计采用了两级级联负反馈结构,并采用电阻自偏压技术,单电源供电,使用方便,可靠性高,一致性好．MMIC芯片测试指标如下：在1.9～4.2GHz频率范围内,输入输出驻波小于2.0,线性功率增益达30dB,带内增益平坦度为±0.7dB,噪声系数小于2.7dB．芯片尺寸：1mm×2mm×0.1mm．这是国内报道的增益最高,芯片面积最小的S波段放大器．     

一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

一种5~6 GHz宽带全集成CMOS低噪声放大器

采用55 nm标准CMOS工艺,设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片,包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中,所有电感均为片上实现;采用Balun负载,实现信号的单端转差分输出;具备高低增益模式,以满足输入信号动态范围要求。测试结果表明,在高增益模式下该放大器的最大电压增益为20.2 dB,最小噪声系数为2.2 dB;在低增益模式下该放大器的最大电压增益为15 dB,最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm²,静态功耗为10.2 mW。     

一种高精度宽带可编程增益放大器设计

基于SMIC 180 nm混合信号CMOS工艺,1．8 V电源电压供电,设计了一种应用于射频前端芯片的高精度宽带全差分可编程增益放大器（PGA ）．该PGA采用四级级联结构,且带有直流失调校准电路和可驱动50Ω电阻负载的超级源随器．流片测试结果表明,该PGA性能良好,由六位数字控制字实现0～50 dB增益范围变化,1 dB步进,步长误差小于0．2 dB ,1 dB带宽大于75 M Hz ,3 dB带宽大于110 M Hz ,放大电路部分消耗9 mA电流,输出buffer电路部分消耗8 mA电流,芯片有效面积为518μm ×406μm ．