一种用于片上静电防护的新型闩锁免疫可控硅

可控硅(SCR)被广泛应用于片上静电放电(ESD)防护。由于SCR的低维持电压特性,闩锁问题一直是其应用于高压工艺ESD防护的主要问题。改进设计了一种新型SCR器件,即MOS High-holding Voltage SCR (MHVSCR)。通过对SCR寄生三极管正反馈进行抑制,并提高维持电压,实现了闩锁免疫。详细分析了MHVSCR提高SCR维持电压的可行性、工作原理以及实现步骤。基于Sentaurus TCAD的仿真结果表明:设计的器件将传统器件的SCR维持电压从2.8 V提高至15.88 V,有效实现了SCR在12 V工艺下的闩锁免疫能力。     

用于3.3 V电源静电防护的闩锁免疫LVTSCR

传统LVTSCR的维持电压过低,器件容易受到闩锁效应的影响而无法正常关断。为了提高传统LVTSCR的维持电压,基于0.18 μm BCD工艺,提出一种内嵌P型浅阱的新型LVTSCR (EP-LVTSCR)。采用Sentaurus TCAD,对提出的器件进行建模和测试。结果表明,该EP-LVTSCR的维持电压从传统LVTSCR的1.52 V提升到3.85 V,具有免疫闩锁效应的能力,可应用于3.3 V电源的ESD防护。     

一种用于低压防护的新型闩锁免疫双向可控硅

针对传统片上静电放电(ESD)防护器件双向可控硅(DDSCR)的低维持电压特性,设计了一种内嵌多MOS管的新型DDSCR。通过多MOS管组成的旁路通路进行分流,能够增强反偏结电场,从而提高器件抗闩锁能力。基于TCAD进行仿真,模拟TLP测试结果表明,与NLVT_DDSCR相比,新型器件的触发电压基本保持不变,维持电压从3.50 V提高到5.06 V,通过拉长关键尺寸D5,可将器件维持电压进一步提高到6.02 V,适用于电源轨为5 V的低压芯片防护。     

一种高维持电压的新型闩锁免疫双向可控硅

传统DDSCR器件过低的维持电压容易造成闩锁效应。提出了一种新型DDSCR,在传统器件阳极与阴极之间加入了浮空高掺杂的N+与P+有源区,通过P+有源区复合阱内的电子,N+有源区将电流通过器件深处电阻较低SCR路径泄放的方式来解决传统器件维持电压过低的问题,提高器件抗闩锁能力。基于TCAD的仿真结果表明,与传统DDSCR相比,新型器件的维持电压从2.9 V提高到10.5 V,通过拉长关键尺寸D₇,可将器件维持电压进一步提高到13.7 V。该器件适用于I/O端口存在正负两种电压的芯片防护。     

一种防闩锁的多嵌入阱SCR ESD器件

针对高压BCD工艺使用SCR器件ESD保护时面临的高触发电压与低维持电压之间的矛盾,设计了一种多嵌入阱可控硅(MEWSCR)结构。相比于常规SCR结构,首先,通过移动阳极/阴极的N+/P+掺杂区引入辅助泄放器件,MEWSCR结构实现了二次触发,增加了维持电压;其次,通过在阳极P+区和阴极N+区下方分别嵌入N浅阱和P浅阱,增强非平衡载流子的SRH复合作用,降低SCR的再生反馈效应,提高了维持电流。基于0.18 μm BCD工艺,采用TCAD软件进行模拟。结果表明,新型MEWSCR器件的维持电压提升至23 V,维持电流提升1 A以上,满足ESD设计窗口要求。     

一种高维持电压的LVTSCR

对于工作电压为5 V的集成电路,低压触发可控硅(LVTSCR)的触发电压已能满足ESD保护要求,但其较低的维持电压会导致严重的闩锁效应。为解决闩锁问题,对传统LVTSCR进行了改进,通过在N阱下方增加一个N型重掺杂埋层,使器件触发后的电流流通路径发生改变,降低了衬底内积累的空穴数量,从而抑制了LVTSCR的电导调制效应,增加了维持电压。Sentaurus TCAD仿真结果表明,在不增加额外面积的条件下,改进的LVTSCR将维持电压从2.44 V提高到5.57 V,能够避免5 V工作电压集成电路闩锁效应的发生。     

一种用于5 V电源ESD防护的新型高维持电压MLSCR

针对5 V电源的静电放电(ESD)防护,提出一种利用PMOS管分流的新型优化横向可控硅(PMOS-MLSCR)。相比于传统MLSCR,PMOS-MLSCR具有更高的维持电压和相对较低的触发电压,有效避免了传统MLSCR面临的闩锁风险。基于0.18 μm BCD工艺,采用TCAD仿真模拟PMOS-MLSCR和传统MLSCR,并通过模拟TLP测试器件特性。仿真结果表明,PMOS-MLSCR的维持电压相对于传统MLSCR提升了3.64 V,触发电压降低了1.49 V,并且满足5 V电源ESD防护的设计窗口。     

应用于ESD防护电路的抗噪声LVTSCR组件研究

应用于ESD防护的低压触发SCR组件,当受到电路噪声干扰时,极易造成SCR组件的误导通,进而影响到电路的正常功能,严重时可以产生持续的闩锁效应,造成SCR组件烧毁。通过改进SCR的结构,提高该SCR组件的触发电流,或者提高该SCR组件的保持电压,使其抗噪声干扰能力大大增强。另外,文中对触发电流与温度的关系、保持电压与N+区宽度的关系也做了分析。     

内嵌PMOS的高维持电压LVTSCR设计

LVTSCR器件结构相对于普通SCR具有低电压触发特性而被广泛用于集成电路的片上静电放电(ESD)防护中。但是在ESD事件来临时,其维持电压过低易发生闩锁(latch-up)效应致使器件无法正常关断。为改进LVTSCR这一缺陷,提出了一种内嵌PMOS的高维持电压LVTSCR结构,即Embedded PMOS LVTSCR(EP-LVTSCR)。该结构基于内嵌PMOS组成的分流通路抽取阱内载流子,抑制寄生晶体管PNP与NPN正反馈效应,来提高器件抗闩锁能力;通过Sentaurus TCAD仿真软件模拟0.18μm CMOS工艺,验证器件的电流电压(I-V)特性。实验结果表明,与传统LVTSCR相比较,EP-LVTSCR的维持电压从2.01 V提升至4.50 V,触发电压从8.54 V降低到7.87 V。该器件具有良好的电压钳位特性,适用于3.3 V电源电路芯片上静电防护应用。     

一种用于高压防护的新型闩锁免疫LDMOS

横向双扩散MOSFET(LDMOS)由于其高击穿电压特性而被认为是适合在高压中应用的防止静电放电(ESD)现象的保护器件.在传统结构中,LDMOS的鲁棒性相对较差,这是器件自身固有的不均匀导通特性和Kirk效应导致的.可将可控硅整流器(SCR)嵌入到LDMOS结构(即NPN_LDMOS)中.然而,SCR固有的正反馈效应...     

LDD方法在提高电路工作电压中的应用研究

研究了利用轻掺杂漏结构来制作高电源电压器件的工艺方法。分析了ＬＤＤ结构参数对器件击穿特性的影响，并结合实验结果对Ｎ＾－区的注入剂量，长度及引入的串联电阻进行了优化设计。     

一种新型的双频整流电路

提出一种双频微带整流电路。电路由一个十字型匹配枝节、二极管和直通滤波器组成。匹配枝节实现了二极管在两个频率下同时与50赘匹配,直通滤波器有效抑制了基频和高次谐波。用ADS2011 软件进行分析和设计,10mW 输入功率时,整流电路工作在1. 8GHz 和2. 4GHz 的射频-直流(RF-DC)转换效率分别为75. 8% 和71.1%。实测结果显示,在1. 8GHz 和2. 2GHz 频率上电路有最大RF-DC 转换效率,分别为50%和54%,分析了产生误差的原因。该双频整流电路具有输入功率低、易集成的特点,可用于RFID、嵌入式传感器等电子设备的无线供能。     

一种新型的电压型AMOLED像素补偿电路

针对常用3T1C结构的AMOLED像素补偿电路容易受到阈值电压漂移影响的问题,介绍了一种新型电压型4T2C结构的AMOLED像素补偿电路,阐明了该电路的工作原理,并对OLED的驱动电流作了定性分析。结果显示该驱动电流值只与驱动电压及电源电压有关,从而有效地解决了因阈值电压变化而造成的显示器亮度不均匀的问题。该电路已通过Spectre仿真软件验证了其有效性。     

一种基于BCD工艺的新型5V基准电路设计

设计了一种结构简单的新型基准电路,通过对带隙基准的倍乘,无需电压转换电路,输出5V基准电压可直接用于芯片次级电源.电路设计中,运用驱动电路提高基准电压的驱动能力,通过温度补偿、电路隔离技术和反馈环路,提高基准电压的温度特性、电压抑制比和稳定性.全电路基于0.35μm BCD工艺,并通过Hspice仿真.结果表明,基准电压输出为5V,驱动能力20mA,温度系数5.1ppm/℃;室温下,电源抑制比63dB@100kHz.     

一种1V电压工作的高精度CMOS带隙基准源

基于标准1μmCMOS工艺,针对1V供电电压,设计了一种自偏置PTAT电流产生电路和低电源、高增益的运算放大器,最终实现了低电源工作的带隙基准电路.在1V电源电压下,采用1μm CMOS工艺进行仿真,温度系数在-20～120℃范围内达到13×10-6,低频电源抑制比达到-90dB.     

A Novel Voltage Driving Method Using 3-TFT Pixel Circuit for AMOLED

A novel voltage driving method using three thin-film transistors (TFTs) for active-matrix organic light-emitting diodes (OLEDs) is presented and verified by automatic integrated circuit modeling SPICE simulation. The proposed novel 3-TFT pixel circuit, which successfully compensates for the threshold voltage variations, uses few TFTs with simplified control signals, and the current nonuniformity of the proposed circuit is 0.19% to 1.99% throughout the entire data range. To compensate for variations in OLED current, the proposed circuit utilizes a novel driving scheme that uses a diode connection current source with a biased voltage.     

A GaAs Power MESFET Operating at 3.3V Drain Voltage for Digital Hand-Held Phone

A GaAs power metal semiconductor field effect transistor (MESFET) operating at a voltage as low as 3.3V has been developed with the best performance for digital hand-held phone. The device has been fabricated on an epitaxial layer with a low-high doped structure grown by molecular beam epitaxy. The MESFET, fabricated using 0.8 μm design rule, showed a maximum drain current density of 330 mA/mm at V_gs = 0.5V and a gate-to-drain breakdown voltage of 28 V. The MESFET tested at a 3.3 V drain bias and a 900 MHz operation frequency displayed an output power of 32.5-dBm and a power added efficiency of 68%. The associate power gain at 20 dBm input power and the linear gain were 12.5dB and 16.5dB, respectively. Two tone testing measured at 900.00MHz and 900.03MHz showed that a third-order intercept point is 49.5 dBm. The power MESFET developed in this work is expected to be useful as a power amplifying device for digital hand-held phone because the high linear gain can deliver a high power added efficiency in the linear operation region of output power and the high third-order intercept point can reduce the third-order intermodulation.