简化的模(2n-1)乘运算算法及其VLSI结构

文章提出了一种有效的模(2n-1)余数乘法器实现的算法及其VLSI结构, 其输入为通常的二进制表示, 因此无需另外的输入数据转换电路即可用于数字信号处理.通过利用模(2n-1)运算的周期性,简化其乘积项,并重组求和项优化结构,以减少路径延时和硬件复杂度.较之同类设计, 该结构更加规则,且具有更好的面积和速度性能.     

一种高效模（2n-2p）乘法器的设计

结合两类修正方法,提出了一种高效的模（2n -2p ）乘法器（n≥2 p）的实现方法。与文献[1]中设计比较,本文乘法器结构上少了一级加法,并且综合结果也显示平均面积和延迟分别有10％和13％的减小。     

一种规整高效的缩1码模2^n＋1乘法器的VLSI设计

针对目前缩1码模2n＋1乘法器的优缺点,设计出一个有效的缩1码模2n＋1乘法器。该模乘法器是由改进的基-4 Booth编码模块、规整的缩1码进位保留加法器树以及缩1码模加法器构成,部分积的个数减少到n/2＋2个,具有统一的编码电路,简单的校正项生成电路,较快的计算速度,尤其是能够处理操作数和结果为0的情况,实现了操作数的全输入。比较结果表明,该模乘法器在同类型模乘法器中以最少的面积获得了更快的速度。     

混合高效的模2n+1乘法器在通讯中的运用

常见的模2n+1乘法器多采用权重码或者缩一码实现。为实现高效的模2n+1乘法器,本文采用权重码和缩一码混合的方式,实现快速的输入和输出,在同类算法中,该方法实现的效率最快。     

基于Booth\CSD混合编码的模2~n+1乘法器的设计

在余数系统的设计中,模加法器和模乘法器的设计处于核心地位,尤其是模乘法器的性能,是衡量余数系统系能的主要标志之一。文中先推导出Booth编码下的模2n+1乘法器设计的算法,然后针对Booth编码模乘法器设计中译码电路复杂的问题,提出了一种基于Booth/CSD混合编码的模乘法器设计方法,基于Booth/CSD编码的模乘法器部分积的位宽相对传统的Booth编码乘法器而言,减少了50%;经试验证明,与传统的基-Booth编码的模乘法器相比这种混合编码的模乘法器的速度提高了5%,面积减少24.7%。     

模2n数乘运算的差分性质研究

模2n数乘运算y=cx mod 2n是一个常用的密码算法编码环节,在许多密码算法中有广泛的应用,如Sosemanuk, RC6, MARS等。当常数c取奇数时,该运算环节是一个具有很强的非线性性质和良好实现效率的非线性置换。目前没有公开文献对此环节进行差分分析。该文对y=cx mod 2n(c是任意固定的正整数)的差分性质进行了研究,给出了差分转移概率为1时,输入差、输出差及常数c的结构,并给出计数公式。然后该文给出了其进位计数之间的递归关系,基于这种递归关系给出了计算该运算的差分转移概率的平均复杂度为O(n)的算法。     

顺序k/n(F)系统可靠性算法改进

在元件可靠性不相同的一般情况下,本文给出了线状/环状顺序k/n(F)系统可靠性的计算方法,算法完全排除了所有可能出现的相消项,使系统可靠性公式中项数降到最少,且具有极强的规律性,从而大大减少了计算复杂度。     

模2~n±1乘法的可重构设计与实现

论文提出了一种可同时实现模2~n±1乘法的算法及其VLSI结构。通过对常规并行前缀加法器和乘法器的改造,在实现普通加法和乘法的基础上增加少量逻辑,实现了模2~n±1乘法(n=8、16、32)。较之同类设计,该设计实现了对常规加法器和乘法器资源的高度重用,而且性能较高。     

模2n数乘运算的向量Walsh谱“1”值点分布特性

模2n 数乘运算(y=c×x mod 2n)是一个常用的密码算法编码环节,在许多密码算法中有广泛的应用,如Sosemanuk, RC6, MARS等。当常数c取奇数时,该运算环节是一个具有较好的混乱扩散性和良好实现效率的非线性置换。该运算可看作一个向量值布尔函数,目前没有公开文献对此环节的向量 Wal sh 谱的循环谱值特性进行研究。该文对y=c×x mod 2n(c是任意固定的奇数)的向量Walsh谱的循环谱值特性进行研究,证明了不存在模2n数乘运算的Wal sh谱值为-1的输入输出组合,并给出了满足模2n数乘运算的循环Wal sh谱值为1时的输入输出组合的结构和计数。     

基于Montgomery模乘的RSA算法VLSI实现

介绍了一种基于可伸展的Montgomery模乘结构的1024位RSA加解密芯片实现。设计采用的新型心动阵列结构，可以有在有效控制芯片面积的前提下，极大地提高运算频率，从而提高运算速度。经过ModelSim仿真和Design Compiler综合，与当前已发表的RSA芯片设计相比，该设计在面积和速度上均有优势。     

一种高效的可伸缩分组并行有限域乘法器及VLSI实现

文章提出了基于全1多项式基的可伸缩分组并行有限域乘法器结构，并按照最低位先入和最高位先入的方式分别进行了算法描述，分别称为AOPBLSDM（AOP-Based LSD-first Digital-Serial Multiplier）和AOPBMSDM（AOP-Based MSD-first Digital-Serial Multiplier)。该乘法器的结构规整，适于VLSI实现；同时由于该乘法器具有面积和速度可伸缩度大的特点，因而可以在不同的应用场合下找到最佳的实现方案。理论分析及ASIC综合实现结果均表明，本文所提出的结构在面积和速度上具有一定的优势。     

一种GF(2~k)域的高效乘法器及其VLSI实现

在分析全串行和全并行 GF(2 k)域乘法的基本原理基础上提出了一种适合于任意 GF(2 k)域的乘法器 UHGM(U nified Hybrid Galois Field Multiplier) .它为当前特别重要的 k为素数的 GF(2 k)域乘法 ,提供了一种高效的实现方法 .该乘法器具有结构规整、模块化好的特点 ,特别适合于 VL SI实现 ,同时这种结构具有粗粒度的面积和速度的可伸缩性 ,方便了在大范围内进行实现面积和速度的权衡 .最后给出了 GF(2 1 6 3)域上乘法器的 ASIC综合的结果     

一种GF(2k)域的高效乘法器及其VLSI实现

在分析全串行和全并行GF(2k)域乘法的基本原理基础上提出了一种适合于任意GF(2k)域的乘法器UHGM(Unified Hybrid Galois Field Multiplier)．它为当前特别重要的k为素数的GF(2k)域乘法,提供了一种高效的实现方法．该乘法器具有结构规整、模块化好的特点,特别适合于VLSI实现,同时这种结构具有粗粒度的面积和速度的可伸缩性,方便了在大范围内进行实现面积和速度的权衡．最后给出了GF(2163)域上乘法器的ASIC综合的结果．     

基于Radix-4 Booth编码的模2n+1乘法器设计

模2n+1乘法(n=8、16)在分组密码算法中比较常见,如IDEA算法,但由于其实现逻辑复杂,往往被视为密码算法性能的瓶颈。提出了一种适用于分组密码算法运算特点的基于Radix-4 Booth编码的模2n+1乘法器实现方法,其输入/输出均无需额外的转换电路,并通过简化部分积生成、采用重新定义的3-2和4-2压缩器等措施以减少路径时延和硬件复杂度。比较其他同类设计,该方法具有较小的面积、时延,可有效提高分组密码算法的加解密性能。     

Efficient programmable power‐of‐two scaler for the three‐moduli set {2n+p, 2n − 1, 2n+1 − 1}

Scaling is an important operation because of the iterative nature of arithmetic processes in digital signal processors (DSPs). In residue number system (RNS)–based DSPs, scaling represents a performance bottleneck based on the complexity of inter‐modulo operations. To design an efficient RNS scaler for special moduli sets, a body of literature has been dedicated to the study of the well‐known moduli sets {2ⁿ ? 1, 2ⁿ, 2ⁿ + 1} and {2ⁿ, 2ⁿ ? 1, 2ⁿ⁺¹ ? 1}, and their extension in vertical or horizontal forms. In this study, we propose an efficient programmable RNS scaler for the arithmetic‐friendly moduli set {2^n+p, 2ⁿ ? 1, 2ⁿ⁺¹ ? 1}. The proposed algorithm yields high speed and energy‐efficient realization of an RNS programmable scaler based on the effective exploitation of the mixed‐radix representation, parallelism, and a hardware sharing technique. Experimental results obtained for a 130 nm CMOS ASIC technology demonstrate the superiority of the proposed programmable scaler compared to the only available and highly effective hybrid programmable scaler for an identical moduli set. The proposed scaler provides 43.28% less power consumption, 33.27% faster execution, and 28.55% more area saving on average compared to the hybrid programmable scaler.     

Subquadratic Space Complexity Multiplier for GF(2n) Using Type 4 Gaussian Normal Bases

Subquadratic space complexity multipliers for optimal normal bases (ONBs) have been proposed for practical applications. However, for the Gaussian normal basis (GNB) of type t > 2 as well as the normal basis (NB), there is no known subquadratic space complexity multiplier. In this paper, we propose the first subquadratic space complexity multipliers for the type 4 GNB. The idea is based on the fact that the finite field GF(2ⁿ) with the type 4 GNB can be embedded into fields with an ONB.     

基于有限域GF上圆锥曲线的公钥密码算法

圆锥曲线密码学是一种新型的公钥密码学,迄今对圆锥曲线密码学的研究成果都是以有限域GF(p)上的圆锥曲线为基础的.本文将有限域GF(p)上的圆锥曲线C(GF(p))推广为有限域GF(2ⁿ)上的圆锥曲线C(GF(2ⁿ)),证明了圆锥曲线C(GF(2ⁿ))上的点和加法运算构成有限交换群(C(GF(2ⁿ)),),并给出了圆锥曲线群(C(GF(2ⁿ)),)的阶的计算.此外,提出了使用有限域GF(2ⁿ)上的圆锥曲线群构造公钥密码系统,并给出了ElGamal加密方案和数字签名算法(DSA)在圆锥曲线C(GF(2ⁿ))上模拟的算法,最后分析其安全性.