基于网表的量子元胞自动机时钟布局方案

量子细胞自动机(quantum cellular automaton,QCA)器件是一种具有时控工作特征的新型器件结构,与传统的通过电信号来表示二进制信息的方法不同,它是通过电子在QCA细胞上占据的位置来表示的。正是由于QCA器件的时控工作特征,若没有一个系统合理的方法设计QCA时钟电路,则会导致电路时钟设计复杂、电路时钟周期冗余。文章基于传统集成电路成熟的网表技术,引入了新的网表参数,使得在进行电路器件设计时也能解决时钟布局的设计,缩短了电路设计时间、提高了时钟的合理布局。     

基于混沌系统的真随机数发生器芯片设计和实现

提出了一种真随机数发生器的硬件设计.结合时间离散混沌与振荡器采样,即由时间离散混沌系统作为高频振荡源,通过低速时钟采样产生随机数.理论研究和测试分析证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片能在1 MHz时钟下输出满足随机性测试的串行随机数,且抗干扰性较好.     

基于振荡采样的真随机数发生器IP设计

为了得到真正硬件产生的随机数序列,采用振荡电路作为物理源,设计了混洗电路和扰频电路来改善输出序列的均衡性和数据冗余,它具有真随机数发生器的不可预测性高、随机性好的优点.理论分析表明,采用该方法可使获得的随机数序列达到完全的均衡分布,计算验证和检测结果也证实了其输出序列的随机性要好于未经处理的输出序列.最后给出了一种使用FIFO实现的随机数发生器模块跨时钟域总线接口.该设计能够较好地与系统其他模块相集成.     

一种基于Galois环振的真随机数发生器设计

本文提出了一种基于Galois环振的真随机数发生器设计方法。为了改善随机性,采用了合理的采集手段和后处理方式。该方案采用纯数字电路设计,功耗较低,集成度较高,便于实现。最后基于真随机数测试标准AIS31,对实际设计的真随机数发生器进行了评测,实验结果表明,本设计符合AIS31的测试要求。     

基于模糊逻辑的元胞自动机用于图像处理

提出了一个基于模糊逻辑的元胞自动机模型用来处理图像处理中的图像分割问题。将元胞自动机原理中的元胞状态转化为模糊元胞状态,并将演化规则转化为模糊规则从而建立模糊元胞自动机模型,使图像中灰度水平介于目标和背景之间的像素得以较好地归类,从而得到一种新的图像分割方法。     

基于模糊逻辑的元胞自动机用于图像处理

提出了一个基于模糊逻辑的元胞自动机模型用来处理图像处理中的图像分割问题。将元胞自动机原理中的元胞状态转化为模糊元胞状态,并将演化规则转化为模糊规则从而建立模糊元胞自动机模型,使图像中灰度水平介于目标和背景之间的像素得以较好地归类,从而得到一种新的图像分割方法。     

基于元胞自动机模型的城市土地利用变化模拟

为了研究城市发展带来的城市土地利用空间格局变化,综合运用元胞自动机、多维驱动力分析和情景分析方法,构建了城市土地利用变化模拟系统。建立了宏观、中观和微观3个尺度上的驱动力量化和耦合作用函数。通过识别驱动力变化与城市空间发展特征的关联性,解决了元胞自动机模型参数的时间效应问题。结合情景分析方法,确定城市不同发展情景下的参数取值,进而对未来城市土地利用变化进行了系统模拟。4种预测情景的用地总量分别为220.32km2、253.28km2、231.52km2、310.52km2。研究结果表明:城市土地利用变化受经济增长、空间管制政策等驱动力影响明显,同心圆、组团式发展模式的用地集约水平较高,沿主要对外交通轴线带扩展模式的用地扩张问题较为突出。     

基于元胞自动机的医学图像识别

使用元胞自动机的方法,对医学中器官的二值图像进行识别,实验证明这种方法能够判别被检查器官与样本库中样本的一致性,并且可以判断它们的相似度.     

一种基于元胞自动机变换的图像边缘检测方法

提出了一种新的基于元胞自动机变换的图像边缘检测方法.应用二维元胞自动机,首先确定合适的二维变换基函数,然后对图像进行元胞自动机变换,将变换系数进行子带编码,再根据基函数的性质,分离出变换系数中的高频部分,最后经过反变换得到图像的边缘信息.此算法简单实用,仿真实验结果较好.     

两点量子元胞自动机全加器电路设计

针对两点量子元胞自动机在信号沿竖直方向进行取反操作时元胞容易发生翻转的问题,提出了一种将信号沿竖直方向的取反操作转移到水平方向的方法,并将此方法运用到两点量子元胞自动机的异或门结构以及基于此异或门结构的全加器电路的设计。利用遗传模拟退火算法对电路功能进行了仿真,仿真结果验证了该方法的可行性和正确性。与利用传统四点量子元胞自动机设计的全加器电路相比,文中设计的全加器电路所需的电子数和量子点数均减少了25%,电路集成度提高了6.2%。"     

一种基于FPGA的真随机数生成器的设计

针对当前真随机数生成器(TRNG)中存在资源开销大、可移植性差的问题,设计了一种利用数字电路时钟抖动以及相位漂移工作的TRNG.TRNG以多组反相器振荡环路作为随机源,使用线性反馈移位寄存器(LFSR)实现后处理.在Xilinx Spartan3平台的测试实验中,探讨了振荡环数目、采样频率等设计参数对TRNG输出结果的随机特性的影响.测试结果表明这种基于多组振荡环结构的TRNG产生的随机序列安全可靠.由于仅使用了普通逻辑单元,使得该TRNG能快速移植到集成电路设计流程中,缩短了开发周期.     

基于FPGA的快速均匀分布随机数发生器

随机数广泛应用于信息论、控制论、排队论、可靠性理论及人工智能等领域,利用FPGA的高效性、稳定性来产生均匀随机序列的方法为系统设计或测试带来了极大的便利.本文在原有算法基础上结合同余法及Lag Fibonaicc序列的特点,构建了一个快速高质量的均匀分布随机数发生器.实验研究证明随机数发生器具有良好的随机特性及均匀性.     

一种新的随机数发生器的研究与改进

基于Mersenne Twister发生器,提出了一种新的随机数发生器:先对MT递推式进行改进,再将得到的发生器与线性同余发生器进行组合.得到的新随机数序列具有更优越的统计性质,其周期与MT相同,在实际问题的计算中可认为是无穷长,能有效地满足Monte Carlo模拟的计算要求.     

用于虚拟可重构结构的随机数产生算法研究

为了提高虚拟可重构结构中演化算法的性能,研究随机数质量对算法收敛速度的影响.对比测试了四种不同的随机数产生方法:线性反馈移位寄存器、多重线性反馈移位寄存器、细胞自动机和多重细胞自动机.通过演化2-bit乘法器、2-bit加法器和4-bit奇偶校验函数,对比了4种随机数产生算法的性能.实验结果表明,LFSR算法的性能在演化成功率、演化速度上优于其他随机数产生算法.     

基于FPGA的任意分布高速伪随机数发生器

在FPGA上通过并行线性反馈移位寄存器实现高速均匀分布伪随机数,并且采用适合FPGA处理的“接受拒绝”的方法使输出满足用户指定的任意分布．伪随机数发生器结构简单,无需FPGA内嵌DSP模块,适用于各种类型FPGA上实现．     

基于DDS技术的正弦信号发生器设计

采用DDS芯片AD9851,产生1 kHz~10 mHz范围、频率步进100 Hz可调、输出峰峰值在6 V的正弦波基本信号.以AVR单片机Atmega16为控制核心,结合FPGA辅助逻辑控制电路(产生1 kHz的正弦调制信号和二进制基带序列信号),对实现的正弦波基本信号进行幅度、频率、相位调制和调制度及频偏的程序控制.该设计具有频带宽、精度高、性能稳定、成本低和操作界面友好等特点.可作为教具和科研用仪器.     

基于ATmega8的多路任意波形信号发生器的研制

介绍了AVR单片机中ATmega系列的特点.采用该系列中的ATmega8芯片作为CPU,通过控制D/A芯片MAX5253设计了函数信号发生器的方案.该信号发生器可实现多路任意波形的输出,可以作为需要多路不同波形信号输入的设备(如心电监护仪)的信号源.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

基于CPLD的三相SPWM发生器的设计

设计了对称规则采样和不对称规则采样的三相SPWM发生器模块,其开关频率至少可达50kHz,调频范围2 kHz以上,死区时间和调制比均可调,并通过仿真验证了不对称规则采样的输出特性要明显优于对称规则采样.采用分时操作的方法就可以应用较低成本的CPLD达到上述性能要求,因此该模块与转子位置预估等功能模块相结合应用于无刷直流电动机的简易正弦驱动场合.     

基于DDS芯片的信号源应用设计

结合DDS器件AD9854的结构原理和功能特点,设计了利用AVR单片机ATmega 128控制AD9854实现的程控信号源电路,并针对ATmega128与AD9854之间的硬件接口电路和键盘控制电路,设计了可方便实现对信号源输出频率、相位以及信号源工作模式的控制,使之输出高稳定度、高分辨率的信号．