基于TS201平台的雷达信号处理机设计

以ADI公司高性能浮点DSP芯片TS201为核心处理器,结合Xilinx公司VIRTEX-IIPRO系列FPGA芯片设计的2片DSP数据缓存板和4片DSP主处理板,设计了一种雷达信号处理机。该信号处理机中,DSP芯片仅用链路口完成相互间点对点的通信,各自的数据总线互补相连,存储器空间地址彼此独立。系统具有硬件结构体积小,程序易调试,整体可靠性高的优点。     

基于TS201芯片的雷达信号处理机设计

为了解决雷达信号处理中的高速运算,大容量存储和高速数据传输的问题,提出采用TS201芯片实现雷达信号处理机设计,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用该雷达信号处理机进行试验,试验结果表明该雷达信号处理机满足设计指标要求,实现雷达信号的实时处理。     

基于TS201的软件优化设计

数据实时处理能力是雷达信号处理等实时系统的重要指标,提高软件运行效率是系统软件设计中必须要考虑的问题。大批量数据读取和存储操作存在于信号处理各工作阶段,对其进行充分优化是信号处理软件设计的重要组成部分。在此以ADSP TS201平台数据转存为例,描述了软件优化的设计思路和处理方法,运行结果表明,充分应用DSP并行处理特性和宽数据操作,采用汇编语言编程,可以使软件运行效率得到显著提高。     

基于TS 201的通用并行信号处理板设计

介绍了ADI公司高性能ADSP TS201的主要特点,并利用其超高性能处理能力和高速链路口,设计了通用并行信号处理板,并以综合脉冲孔径雷达信号处理机为例说明了其应用;该板卡具有运算能力强、数据吞吐量大、可重构性好的优点,易于构建大规模阵列处理机.     

基于双片ADSP - TS201S的信号处理应用软件设计

以某探测系统软件设计为例,介绍了一种以双片ADSP - TS201S和FPGA为核心的信号采集和处理系统.详细描述了TS201S的软件时序设计、自动程控增益设计,以及系统中断的设计和编程实现,并列出了核心代码;介绍了双片TS201S的程序加载方式和软件编程优化方法.结果表明,以FPGA和双片ADSP - TS201S为...     

基于TS201与FPGA的数字信号处理系统设计

研究了一种符合VPX标准的多处理器数字信号处理系统的硬件设计与实现。该系统基于VPX标准3U板卡,采用2片ADSP TS201作为上层运算单元,1片Kintex 7系列FPGA作为底层处理单元和数据交换中心,提出利用链路口将ADSP TS201与FPGA互连,组成灵活的三点环型架构。系统指标和实际应用表明,该系统具有很强的运算能力和较高的灵活性。     

基于TS201的实时图像处理系统链路口通信设计

在图像处理系统中,为了实时获取数据图像及解决多DSP之间的数据传输,在以FPGA加3个DSP为核心模块的硬件平台上,论文通过对DSP链路口发送、接收时序设计以及对存储器直接访问控制块、链路口接收控制寄存器、发送控制寄存器进行编程设置,实现了以Analog Device公司的DSP(TS201)为核心器件的链路口图像接收技术及链路口数据传输技术。     

TS201在数字信号处理设计中的应用

介绍了一种基于CPCI总线并采用TS201、stratix和GA3816作为系统信号的高速信号处理平台,同时简单介绍了GA3816芯片的一些特点,详细说明了该信号处理系统的结构和功能,给出了系统设计时需要重视的一些问题,最后给出了一些仿真结果.     

基于CPCI总线的多片ADSP—TS201引导设计

分析了ADI公司TigerSHARC系列数字信号处理器ADSP—TS201的引导方式,设计实现了基于该DSP处理器的某雷达信号处理机的自动引导方案。与其他加载方式相比,该引导方案采用CPCI总线向板卡传输引导代码,进而通过链路口引导DSP自启动,具有程序加载方便,调试修改灵活的特点。     

用ADSP-TS201芯片架构的雷达数字信号处理机

介绍了ADI公司新型DSP芯片ADSP-TS201的主要性能,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用将信号处理机划分为若干个模块的设计方法,使得研制周期短,系统可重构性好,对算法的适应性强。     

一种基于TS201的微弱信号检测平台设计

微弱信号的提取在信号检测中占据十分重要的地位,文中研究了一种基于TS201芯片的微弱信号的检测平台设计,利用正弦信号的特性,进行多重自相关运算,有效的提高信噪比,提取淹没于噪声背景下的微弱信号。文中给出了具体的硬件结构设计和算法实验。实验结果表明,检测平台能有效的提取微弱信号。     

基于ADSP_TS201的雷达信号处理机设计

开发了一套以4片TS201和一片FPGA为核心的雷达信号处理系统。DSP仅通过链路口实现点对点通信,内存空间独立。系统仅用一副板卡即完成了雷达数据处理,使其具有硬件结构简单、体积小、程序易调试、整体可靠性高等特点,可以实现副瓣对消、四路信号的脉冲压缩与动目标检测等功能,该系统已成功应用于实际工程中。     

TS201高速通信接口设计及实现

ADI公司TigerSHARC系列DSP芯片TS201性能优越,在高速实时信号处理中得到广泛应用,而其中对TS201的通信接口设计成为保证其高速实时性能的关键.对TS201与FPGA之间两种主要通信接口进行了分析,并给出了两种接口的设计方法,其中总线传输方式设计简便,但占用较多的资源,而链路口方式采用LVDS技术,传输速率高而且可靠,更适合DSP与FPGA的通信.该设计方法已成功应用于某高速实时信号处理机中.     

基于Stratix系列FPGA的FFT模块设计与实现

主要介绍基于现场可编程门阵列(FPGA)的微波接力通信中FFT模块的设计与实现方案.提出一种全并行流水结构,采用新一代大容量的高速Stratix系列FPGA可以在N个系统时钟之内完成N点的FFT,性能稳定、运算速度快,完全能满足信号实时处理的要求.     

基于TS201的松耦合架构处理阵列的自举设计

说明了多DSP并行处理阵列在信息对抗领域中的重要作用,分析了紧耦合与松耦合架构的优缺点,指出松耦合架构是大规模并行处理阵列的发展方向。研究了基于TS201 DSP的松耦合阵列的自举问题,提出了混合自举的方案,并给出详细实施流程。     

基于Cache优化的大点数FFT在TS201上的实现

该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型Winograd算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;并通过重构蝶形运算,隐藏了乘铰链因子。实例测试与现有处理方法对比结果表明,Cache优化的大点数FFT执行速度有了明显提高,可用于雷达处理系统中的脉冲压缩的快速实现。     

基于DMA控制器的UART串行通信设计

针对大数据量的串口间通信,在常规的UART串行数据通信的基础上,结合Cortex-M3微控制器中DMA控制器的作用,实现DMA控制的UART串口数据包收发。设计链表项缓存,最终实现DMA的分散/聚集模式的数据传输过程,主要是发送过程。提高了串行数据通信过程的MCU独立性和MCU利用的效率。