一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

基于ARM与FPGA的高速数据采集技术研究

现场可编程门阵列(FPGA)与ARM(高级RISC微处理器)的结合能降低系统体积并实现强大的功能,在数据采集系统中得到越来越广泛的使用,FPGA与ARM之间的高速数据传输是系统实施的最具挑战性的问题之一。在本文中,我们使用FPGA来从前端获取海量数据,将其发送到ARM,同时ARM通过TCP/IP协议传输数据到远程计算机。本文主要介绍了FPGA和ARM之间高速传输方法的接口设计。该理论研究表明,这种方法最大传输速度可以达到50MB/s。     

基于FPGA的PL3接口协议的一种设计与实现

介绍了在FPGA器件上实现Pos-phy level3接口协议的工作原理、设计思想和模块结构，并详细探讨了接收方向上单通道PL3接口的控制单元的实现，该实现方法有利于正确扩展多通道的实现．     

FPGA中的I/O时序优化设计

在数字系统的同步接口设计中，可编程逻辑器件的输入输出往往需要和周围新片对接，些时I/O接口的时序问题显得尤为重要。介绍了几种FPGA中的I／O时序优化设计的方案，切实有效的解决了I／O接口中的时序同步问题。     

SDRAM控制器的FPGA设计与实现

介绍了利用现场可编程门阵列(FPGA)实现同步动态随机存储器(SDRAM)控制器的方法,着重于FPGA具体实现过程中的一些常见问题.分析了设计中所用的SDRAM性能、特点,给出了其读写时序状态图,给出SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机.本设计采用甚高速集成电路硬件描述语言(VHDL)编程,直观而且占用资源较少,其基本设计原理对其他同类SDRAM也适用,对需要大容量存储器的应用是较经济的设计.     

基于FPGA的汽车电子设计

随着汽车电子产业的快速发展．传统MCU、ASIC已很难满足汽车电子设计灵活性、稳定性、低成本、快速开发等要求,提出一种基于FPGA的汽车电子设计方案。介绍FPGA的特点及其在汽车电子设计中的应用,并介绍一款基于NiosⅡ软核处理器。用SoPC技术设计的具有密码锁及GSM／GPS防盗系统的汽车电子系统,FPGA将成为未来汽车电子设计的理想选择,     

基于FPGA的汽车电子设计

随着汽车电子产业的快速发展,传统MCU、ASIC已很难满足汽车电子设计灵活性、稳定性、低成本、快速开发等要求.提出一种基于FPGA的汽车电子设计方案.介绍FPGA的特点及其在汽车电子设计中的应用,并介绍一款基于Nios II软核处理器.用SoPC技术设计的具有密码锁及GSM/GPS防盗系统的汽车电子系统,FPGA将成为未来汽车电子设计的理想选择.     

基于Sobel算子的数字图像边缘检测与FPGA实现

数字图象边缘检测通常受到处理器速度的限制,为解决这一问题,论文采用FPGA技术,对基于Sobel算子的数字图象边缘检测进行设计和实现.给出了硬件设计组成原理、主要程序代码设计方法.整个算法使用一片FPGA芯片Xilinx Spartan3 XC3S50-5PQ208设计集成.仿真研究结果表明该芯片能以134MHz的速度运行.通过对1024*1024像素大小的Tena图象实验,在7.8ms内获得了满意的边缘检测结果.     

An RNS Architecture for Quasi-Chaotic Oscillators

Wideband chaotic carrier is a promising solution for wideband communication, since it overcomes the disadvantages of both narrowband and spread-spectrum communication. It is particularly suited to realize information encryption for secure communication. Chaotic signals can be generated by using discrete-time non-linear dynamical circuits, since they can exhibit a quasi-chaotic (QC) behavior. A particular implementation of QC digital filters can be based on finite precision arithmetic and, in particular, on residue number system (RNS) circuits, which possess very attractive features with regard to their VLSI implementation. In the present paper, we propose an RNS architecture that can be used in connection with secure communication. Each RNS channel consists of a QC oscillator, having its coefficients belonging to a Galois field defined by a prime modulus. In particular, the QC behavior is ensured by well-known properties of primitive polynomials in this field, which generate the characteristic feedback of the oscillator. We demonstrate in the paper that the proposed RNS architecture yields a cost-effective VLSI implementation, which favorably compares with respect to other secure communication approaches proposed in the technical literature. We obtain encouraging results both in terms of confidentiality of the encrypted information and of throughput rate for real-time applications. Moreover, we propose an extended architecture suited to the protection of the secure communication system against transmission errors, by using the self-correcting ability of Redundant RNS (RRNS).     

基于FPGA的Bayer到RGB图像格式转换设计

利用FPGA处理数据量大、处理速度快,结合CMOS图像传感器MT9M001和BayerCFA格式图像的特点,设计一种基于FPGA的图像数据转换处理系统,提出用硬件实现Bayer格式到RGB格式转换的设计方案,研究CFA图像插值算法,实现基于FPGA的实时线性插值算法,对Bayer图像格式进行插值恢复全彩色图像,实现从黑白图像还原高清彩色图像。整个设计模块能够满足高帧率和高清晰的实时图像处理,占用系统资源很少,用较少的时间完成了图像数据的转换,提高了效率。     

基于FPGA的WALLACE TREE乘法器设计

为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线,提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器。首先讨论了基于标准单元3∶2压缩器的改进型6∶4压缩器,根据FPGA中slice的结构特点通过在FPGA Editer软件工具编辑,对该压缩器进行逻辑优化,将其应用于FPGA的基本单元slice结构中。并对乘法器的其他部分结构优化整合,实现一个资源和性能达到合理平衡,且易于在FPGA中实现的乘法器。实际运行结果表明,该乘法器的关键路径延时小于8.4 ns,使乘法器时钟频率和系统性能都得到很大提高。     

用FPGA实现异步串口与同步串口的转换

美国TI公司的TMS320C64xx系列DSP芯片的McBSP同步串口不具备与UART(通用异步收发器)异步串口直接通信的能力,为了解决这个问题,扩展DSP芯片的使用范围,文中介绍了一种新的用FPGA(现场可编程门阵列)来实现McBSP同步串口与UART异步串口之间相互转换的方法,通过必要的硬件连接和VHDL软件编程,实现了两种串口的转换,经测试,数据传输正确可靠。     

基于FPGA的二值图像连通域快速标记

针对连通域标记算法运算量大、速度慢、硬件实现困难的缺点,提出一种适于现场可编程逻辑门阵列（FPGA）实现的二值图像连通域快速标记的算法,并用VHDL硬件开发语言在XILINX公司的FPGA上实现。实验结果表明了该算法能对二值图像复杂的连通关系正确标记,易于硬件实现,大大节约了硬件资源,电路结构简单,满足实时性要求。     

浮点数乘法器的FPGA实现

研究并完成了基于FPGA的浮点乘法器的硬件实现,详细阐述了其原理,重点介绍了乘法器的结构并通过了数据验证。在MaxplusⅡ上完成了综合仿真测试。     

基于FPGA的专用软件硬件化技术

介绍了一种数据传输、处理系统在现场可编程门阵列(FPGA)上的实现方法.在设计中引入了一种基于C语言的FPGA开发语言Handel-C,并且使其很好地与VHDL语言相融合,从而完成整个系统设计.本系统的实现表明,使用FPGA来实现专用软件的硬件化是可行的,可以很好地实现既定的目标.     

基于FPGA的异步流水乘法器设计的教学方案

本文以异步流水乘法器的设计为例,介绍了利用FPGA进行异步电路设计的思路及方法。本设计采用两段握手协议实现异步流水乘法器,将其分解为三个核心模块:信号分支模块、异步移位模块和异步加法器模块。本文具体说明了利用硬件描述语言实现异步乘法器的方法和步骤,通过Modelsim软件进行功能仿真,并下载到Genesys板卡上进行系统测试。该教学方案有助于学生理解并掌握异步电路设计方法。     

基于FPGA乘法器的FIR滤波器系统设计

针对传统的FIR滤波器的缺点,介绍了一种基于FPGA乘法器的FIR滤波器设计方法,该滤波器利用FPGA自带的18位乘法器MULT18×18SIO进行乘法计算,利用寄存器对相乘结果进行累加,实现了FIR滤波功能。该滤波器具有占用极少的资源、提高滤波速度和高速灵活性等优点。     

基于FPGA的RGB到YCrCb颜色空间转换

RGB,YCrCb是表示颜色时经常用到的两种颜色空间,在应用中经常需要实现它们之间的转换。在此结合FPGA运算的特点,推导出一种适合在FPGA上实现从RGB到YcrCb颜色空间转换的算法,该方法能有效节省逻辑资源。运用VHDL语言编写程序实现电路,调用DSP48 Slice模块实现乘法运算,采用流水线设计,运算速度快,实时性好,易于在实际工程中实现。