65nmSRAM两极多路选择器的设计

为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一种简单的估算电路节点时间常数的方法,用于从理论上分析改进的两级架构相对于传统的一级架构的优势,即当两级架构的两级译码的特征数字相近时可取得最佳性能,且灵敏放大器的特征数字越大时两级架构的优势越明显.仿真验证的结果显示,在面积几乎不变、控制复杂性几乎不增加前提下,该两级架构最多可以使SRAM读取时间比传统一级结构减少33.6%.     

65nm SRAM两级多路选择器的设计

为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一种简单的估算电路节点时间常数的方法,用于从理论上分析改进的两级架构相对于传统的一级架构的优势,即当两级架构的两级译码的特征数字相近时可取得最佳性能,且灵敏放大器的特征数字越大时两级架构的优势越明显.仿真验证的结果显示,在面积几乎不变、控制复杂性几乎不增加前提下,该两级架构最多可以使SRAM读取时间比传统一级结构减少33.6%.     

基于泛函连接神经网络的FIR滤波器设计方法

基于4种FIR线性相位滤波器幅频响应函数的统一表示形式,提出了一种泛函连接神经网络模型,并应用于线性相位FIR滤波器的设计.该网络模型在实际应用中保持了余弦神经网络模型的一切优点,并且能够设计出余弦神经网络不能够设计出的单位冲激响应为奇对称的FIR线性相位滤波器,该神经网络模型具有较强的泛化能力.多通带滤波器和90°移相器两种FIR线性相位滤波器的设计实例,表明了该网络模型在高阶线性相位FIR滤波器设计中的有效性和优越性.     

基于CPLD器件的FIR滤波器的设计

给出了一种适合于用CPLD器件实现有限冲击响应(FIR)滤波器的补码算法．用Lattice公司的ispLS18840器件设计了8阶、11位的线性相位FIR滤波器,并提出了用多片CPLD器件进行扩展设计的方法,实现了更高阶的线性相位FIR滤波器．通过小型乘法查找表和具有超前进位的流水线加法器实现FIR滤波器的设计,提高了工作速度,节约了器件资源,其最高工作频率可达60MHz．在计算机上进行了硬件仿真分析,并将仿真结果与理论计算结果进行了比较．表明该滤波器工作可靠,精度高,具有较好的实用价值．     

一种用于公钥系统中的高速乘法器/乘加器的实现

给出了一种基于标准ASIC设计实现的高速无符号32位乘法器,在此设计的基础上略加改动可以作为实现32×32＋32的乘加器.这种乘法器使用了经过改进的Booth编码结构来产生部分积,然后对部分积压缩,最后采用高速超前进位加法器得到最终结果.这种乘法器/乘加器用于实现公钥协处理器（如RSA、ECC）,在0.25 μm工艺下频率可达到100 MHz,远远高于Design Ware库里的乘法单元.     

Goertzel算法的一种改进计算结构

针对Goertzel算法的计算结构硬件实现效率低等问题,提出了利用两个FIR滤波器实现Goerztel算法,并且将改进后的计算结构由原来的AR（2）过程推广到一般的AR（p）过程.改进后的计算结构避免了递推运算,能够预确定数据的动态范围进行定标,充分利用了DSP等信号处理器的硬件结构,适合定点处理器的编程.通过在定点DSP处理器TMS320C5510上进行软件仿真,测试结果表明改进计算结构后算法的效率是改进前算法效率的3.7倍.     

基于DNSGA-Ⅱ算法的三值FPRM电路面积与功耗优化

针对三值FPRM电路面积与功耗综合优化问题,提出一种基于差分非支配排序遗传算法(Differential Non-dominated Sort Genetic Algorithm Ⅱ,DNSGA-Ⅱ)的最佳极性搜索方案.首先在DNSGA-Ⅱ算法中,随机抽取种群个体进行高斯变异而产生变异群体.从Pareto非劣解集和变异群体中抽取父代进行二项式交叉产生子代群体,从而维持算法的多样性.然后,结合DNSGA-Ⅱ算法与三值FPRM电路极性转换技术和低功耗技术,搜索电路面积与功耗的最佳极性.最后对MCNC Benchmark电路进行测试,与GA和NSGA-Ⅱ算法搜索到的结果相比,DNSGA-Ⅱ算法获取的最佳极性电路功耗平均减小19.53%和15.08%,面积平均节省9.01%和6.05%.     

抗功耗攻击的密码运算部件辅助设计技术

在识别密码算法部件中可被功耗攻击的漏洞的基础上,提出了量化评估密码算法部件防护能力的计算方法,该方法可指导设计者在设计过程中验证和改进密码算法的具体实现.本文以成功实施功耗攻击所需的样本数来衡量密码算法部件的防护能力,统一定义了各种不同强度的功耗攻击的信噪比,提出了估算瞬态功耗概率分布的算法,以及估算所需样本数的计算方法.结合识别功耗攻击漏洞和防护能力的量化评估,设计实现了抗功耗攻击的DES算法部件,实验结果验证了所提出的辅助设计技术的有效性.     

基于遗传算法的电压岛感知的多电压分配

功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,并采用遗传算法进行最优电压分配.对GSRC测试电路的实验结果表明,所提出的算法不仅能有效降低芯片功耗,同时可以将多电压设计的额外开销控制在一个较低的水平.此外,改进的电源网络复杂性度量方法在功耗节省和电平转换器数量方面较已有的有一定的优势.     

基于模拟退火遗传算法的三值FPRM电路功耗优化

在三值FPRM(Fixed-Polarity Reed-Muller)逻辑函数中,n变量函数有3ⁿ个固定极性.针对不同极性下FPRM电路功耗不同的特点,研究了三值FPRM逻辑表达式,提出一种基于模拟退火遗传算法的三值FPRM电路功耗优化方法.首先,根据三值逻辑函数表达式和开关信号传递理论,建立三值FPRM电路功耗估计模型;再利用模拟退火遗传算法对三值FPRM电路进行功耗最佳极性搜索,得到了功耗最低的FPRM电路;最后对13个MCNC Benchmark电路进行仿真.结果表明:与0极性相比,搜索到的最佳极性功耗平均节省了73.98%.     

一种改进的减少状态逐幸存处理均衡器

提出了一种带有FIR前置滤波器的减少状态逐幸存处理均衡器．该均衡器通过训练序列估计信道的特性，利用RLS算法对信道的估计值进行更新．在RSSE-PSP处理之前加入一个FIR前置滤波器，使全信道近似呈现最小相位特性,该FIR滤波器为一个信道匹配滤波器和一个预测误差滤波器的级联，采用Levinson-Durhin算法进行求解,仿真结果表明，该均衡器在具有符号问干扰的信道中比传统均衡器有着更优异的性能．     

基于近似逻辑的不完全指定FPRM函数的功耗优化

基于精确逻辑的逻辑综合和优化方法已有广泛的研究. 但有时并非需要精确逻辑, 从而可利用这种特性进行关键指标的综合和优化. 本文提出了基于近似逻辑的不完全指定固定极性Reed-Muller (Incompletely Specified Fixed Polarity RM, ISFPRM)逻辑函数的逻辑优化方法. 首先建立基于二级逻辑的功耗估算模型和近似电路的设计效能评估模型, 然后提出基于近似逻辑的ISFPRM函数的优化算法, 并用遗传算法加以实现. 所提算法应用于MCNC标准电路进行测试, 结果表明在一定的面积约束下, 电路每增加1%的误差率获得12%~18%的功耗优化     

用McClellan变换设计N维球对称FIR滤波器

将McClellan变换法从三维推广到N维，进而提出一种N维球对称FIR滤滤器的设计方法，并且推导出N维情况下确定变换函数系数的公式，经过严密的推理证明和举例验证，所得结果完全满足约束条件，具有良好的对称性，从而大大的简化了N维球对称FIR滤波器设计中的计算量。     

基于记忆多项式的射频功放模型研究

宽带射频功率放大器会呈现出严重的电记忆效应，为了表征此种动态非线性行为特性，研究记忆多项式射频功放模型并采用查找表来实现，从而可解决记忆多项式模型的数值不稳定性问题．详细讨论了记忆多项式模型结构及其如何采用查找表来实现，并采用单载波WCDMA信号和3-作于1930～1990MHz频率范围的60W推挽型砷化镓场效应管（FLL600IQ-2）放大器来验证这种新方法的有效性．验证结果表明：基于查找表实现的记忆多项式射频功放模型能较好地表征宽带射频功率放大器的动态非线性行为特性．     

低功耗互补传输门绝热逻辑和时序电路的设计

研究了采用二相非交叠功率时钟的绝热触发器及时序电路的设计，介绍了采用二相无交叠功率时钟的互补传输门绝热逻辑（CPAL）电路，并分析了其工作原理．该电路利用nMOS管自举原理对负载进行全绝热驱动，从而减小了电路整体功耗，且CPAL能耗几乎与工作频率无关．提出了性能良好的低功耗绝热D、T和JK触发器，并与其他几种绝热触发器进行功耗比较．给出了绝热时序电路的一般设计方法，并作为实例采用应用绝热D触发器设计了十进制计数器．SPICE程序模拟表明：设计的电路具有正确的逻辑功能及低功耗的优点．     

基于library-free映射的电路面积快速优化算法

针对library-free映射过程中常用的动态规划算法在求解大电路时覆盖时间过长的问题,提出了一种将动态规划与遗传算法相结合的混合优化算法,用于平衡求解速度和求解质量,并利用“与/或/非”图和逻辑努力实现基于MOS晶体管的电路的面积估算.MCNC电路的测试结果显示,相较于动态规划,混合算法求得的最优解在面积平均增加不到1%的情况下,求解时间可节省35%以上.     

卡尔曼滤波在室内定位系统实时跟踪中的应用

为了解决室内定位系统实时跟踪应用中所估算的用户位置方差较大,用户位置移动不平缓这一难题,提出了一种基于卡尔曼滤波的室内定位方法.首先利用最近邻居法估算用户的位置坐标,然后再利用卡尔曼滤波算法对用户的估算位置坐标进行滤波处理,以提高室内定位系统的性能和稳定性.实验结果表明,卡尔曼滤波算法可以将2 m以内85%的定位精度进一步提高到93%,3 m以内95%的定位精度提高到98%,改进效果明显而且稳定.     

基于BP神经网络的CMOS电路平均功耗宏模型

提出了一种基于神经网络的功耗宏模型，该模型提取CMOS（互补金属氧化物半导体）集成电路原始输入／输出流的统计特征，采用反向传播BP神经网络对电路的平均功耗建模．与传统的基于查找表和经验方程的宏模型相比，该模型占用内存少，不需要根据不同的电路预先假定拟合函数的形式．基于ISCAS-85电路集的实验结果表明：功耗估计的平均相对误差小于10％，均方根误差可基本控制在5％以下.     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.