共查询到20条相似文献,搜索用时 15 毫秒
1.
针对现有的线性跨导运算放大器存在的主要问题设计了一个新的线性OTA,模拟结果表明在输入电压从-0.8V到+0.8V变化时,其线性误差小于±1.5%。 相似文献
2.
何怡刚 《固体电子学研究与进展》1997,17(1):72-76
提出一种高阶全极点运算跨导放大器-C滤波器系统生成方法,能方便地设计出全极点高通、低通和带通滤波器。该滤波器与MOS工艺兼容,便于单片集成。滤波器设计实例和PSPICE模拟结果表明所提方法是正确的。 相似文献
4.
本文提出了OTA椭圆高通滤波器的设计方法。基于无源RLC高通梯型网络的节点电压模拟,系统地生成了由三类网络和五种接阻终端组合构成的所有可能的OTA高通滤波器结构。 相似文献
5.
本文提出了OTA椭圆高通滤波器的设计方法,基于无源RLC高通梯型网络的节点电压模拟,系统地生成了由三类网各和五种接阻终端组合构成的所有可能的OTA高通滤波器结构。 相似文献
6.
随着低电压系统的广泛应用和对性能要求的提高,要求输入跨导放大器具有宽输入电压动态范围。文章论述了一种较为简单的电路可以实现宽摆幅恒定跨导,包括主跨导放大器、负跨导放大器和求和电路。电路模拟证明这种简单结构具有很高的共模电压输入范围和很低的谐波失真。 相似文献
7.
8.
一种高增益的CMOS差分跨导放大器 总被引:3,自引:0,他引:3
本文设计了一种可用于∑△A/D转换器的全差分跨导放大器(OTA)。本放大器采用0.6μm工艺实现,其两级间使用共源共栅补偿、并采用了动态共模反馈,其标定动态范围(DR)为82.8dB、开环直流增益为90.9dB,在最坏情况下需要84.3ns以稳定到0.1%的精度。 相似文献
9.
基于TSMC 0.18 μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8 V电源电压下,该运算放大器的直流开环增益为129.3 dB,单位增益带宽为7.22 MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。 相似文献
10.
在跨导运算放大器(OTA,Operational Transconductance Amplifier)器件特性的基础上,提出了一种采用OTA构成的电压模式三输入单输出通用双二阶滤波电路,该电路由4个OTA、2个电容构成。通过选择不同的输入端口,它可以实现二阶低通、带通、高通、陷波、全通5种滤波功能,通过分析该电路的传输函数可知,该电路的灵敏度低,对该电路用PSPICE进行了仿真,仿真结果表明该电路设计正确。 相似文献
11.
12.
文章提出了一种可应用于高频信号处理的,宽线性可调范围的跨导运放,适合于需大范围连续调谐的高频连续时间滤波器。仿真结果表明:通过频率补偿,在高频情况下,它不仅具有良好的线性输入和线性可调范围,而且具有较好的频率响应特性。 相似文献
13.
14.
15.
16.
为了提高增益自举OTA的电流效率,对主运放、辅助运放及其共模反馈电路进行了电流复用,在华宏0.35μm工艺5 V电源电压下实现了一种具有大DC增益(大于121 dB)、高电流效率(大于1 146 MHz*pF/mA)、宽差分输出动态范围(大于9 V)的OTA结构. 相似文献
17.
高速BiCMOS运算跨导放大器的设计 总被引:1,自引:0,他引:1
基于全差分结构提出一种高速BiCMOS运算跨导放大器.该放大器采用两级放大结构实现,可用于8位250 Msps流水线结构模数转换器的采样/保持电路中.电路使用0.35μmBiCMOS工艺实现,由3.3 V单电源供电,经优化设计后,实现了2.1 GHz的单位增益带宽,直流开环增益61 dB,相位裕度50°,功耗16 mw,输出摆幅达到2 V;在2 pF的负载电容下,建立时间小于0.6 ns,转换速率1 200 V/μs.该放大器完全符合设计要求的性能指标. 相似文献
18.
提出了一种新的电流模式高阶OTA—C高通滤波器的设计方法。由该方法导出的滤波器具有最少的元件.n阶滤波器仅需n个OTAs和n个电容,所有的电容均接地,便于集成且与VLSI工艺兼容。文中给出了6阶滤波器设计实例,PSPICE仿真结果与理论分析相吻合,验证了该设计方法的可行性。 相似文献
19.
20.
分析与设计了一种工作电源在0.6V~3.3V之间、超低功耗的跨导运算放大器(OTA)。整体电路基于工作在弱反型区的衬底驱动输入差分对和电平移位电路,且供电电压可低于晶体管PMOS的阈值电压。OTA电路采用HJTC0.35μm N阱CMOS工艺,Hspice仿真结果表明,在工作电压为0.6V时,功耗仅为326nW。 相似文献