读出电路数字模块设计

文章介绍了一个读出电路的数字控制模块。该模块集成了众多的控制功能，包括积分时间的调控，对面阵中指定窗口的读出，并能够支持快照读出模式和滚动读出模式之间的选择。文章中详细介绍了实现窗口功能和滚动功能的算法；电路的整体结构及端口时序，并给出了整个系统的仿真结果；最后采用上海集成电路设计中心提供的0．6μm双硅双铝标准单元库对本设计进行了电路综合，并对本设计的版图规划和实现进行了简略的说明，验证了将该设计向大规模读出电路上集成的可行性。     

一种红外焦平面读出电路数字模块的设计

介绍了一种红外焦平面读出电路数字模块的设计与实现。该模块可以提供系统正常工作所需的时序,包括行选列选、采样保持等。此外,该模块还可以进行输出模式的切换,实现多路输出,提高输出帧频。介绍了多路输出的Verilog算法、电路的整体结构和时序,并给出了整个系统的仿真结果。设计的模块采用华润上华CSMC 0.5μm DPTM单阱CMOS工艺流片成功,验证了设计的正确性。测试结果表明,对64×64的阵列,四路输出时,输出帧频可以达到240fps,可应用于车辆夜视领域。     

读出电路数字模块设计

文章介绍了一个读出电路的数字控制模块.该模块集成了众多的控制功能,包括积分时间的调控,对面阵中指定窗口的读出,并能够支持快照读出模式和滚动读出模式之间的选择.文章中详细介绍了实现窗口功能和滚动功能的算法;电路的整体结构及端口时序,并给出了整个系统的仿真结果;最后采用上海集成电路设计中心提供的0.6μm双硅双铝标准单元库对本设计进行了电路综合,并对本设计的版图规划和实现进行了简略的说明,验证了将该设计向大规模读出电路上集成的可行性.     

红外焦平面探测器数字读出电路研究

读出电路是红外焦平面探测器组件的重要组成部分,其性能对探测器乃至整个红外成像系统的性能有重大影响.随着硅CMOS工艺的发展,数字化读出电路以及读出电路片上数字信号处理等功能得以实现,能够大幅度提高红外焦平面探测器的性能.以红外焦平面探测器对读出电路的要求入手,分析了读出电路各性能参数对红外焦平面探测器性能的影响,介绍了读出电路的数字化技术及各种实现方式以及数字积分技术.CMOS技术的发展使得数字积分技术在红外焦平面探测器读出电路中得以实现,有效解决了读出电路的电荷存储容量不足的问题,极大地提高了探测器性能.     

高性能低噪声数字读出电路

红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨论,设计了两款数字读出电路。采用列级ADC数字读出架构设计了640×512数字焦平面探测器读出电路,读出噪声测试结果为150 μV,互连中波探测器测试NETD为13 mK。基于数字像元读出架构设计了384×288数字焦平面探测器读出电路,互连长波探测器测试NETD小于4 mK,动态范围超过90 dB,帧频达到1 000 Hz。所设计的两款读出电路有效提升了红外焦平面的灵敏度、动态范围和帧频等性能,表明数字读出电路技术对红外探测器性能的提升具有重要作用。     

读出电路开窗技术研究

读出电路开窗是红外焦平面和图像传感器读出电路中,用于提高图像帧频降低带宽的重要技术。该技术通过减小读出阵列的窗口尺寸,降低电路读出的数据量,从而提高帧频。介绍了两类主要的开窗模式:异步读出模式和同步读出模式。针对异步读出模式扩展性差、存在竞争冒险的问题,以及同步读出模式占用像元面积和窗口切换速度慢的问题,基于同步读出提出了一种行列控制字架构,并设计了一种用于该架构的可重复单元电路,提高了对不同面阵规格的扩展性。完成了所提出的开窗电路设计和版图设计,并对该电路进行了仿真验证。对比其他方案,文中设计实现了任意位置、最小1×1尺寸的开窗,同时解决了占用像元面积和竞争冒险问题,并提高了窗口切换速度。     

读出电路中的开窗口读出方法实现

主要研究了一种应用于读出电路中的开窗口读出方法.详细描述了开窗口读出电路的工作原理,电路功能和逻辑设计,并通过计算机仿真验证了电路设计的正确性.该方法可以实现任意开窗,即从指定像素开始读出,窗口大小、起始地址和读出顺序均可控;不但可以满像素输出保持大的视场,而且可以任意指定图像中的一个区域开窗口读出,大大提高了图像输出的速率.     

红外焦平面器件读出电路技术

本文是一篇关于红外焦平面阵列器件的综述性文章。主要介绍了红外焦平面阵列器件的分类、定义、应用、组成部分、发展趋势,其中重点对红外焦平面器件读出电路技术作了详尽的论述。     

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35 m CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300 W,满足焦平面100帧频以及低功耗的需求。     

Testing System Based on Virtual Instrument for Readout Circuit of Infrared Focal Plane Array

Readout integrated circuit（ROIC） is one of the most important components for hybrid-integrated infrared focal plane array（IRFPA）. And it should be tested to ensure the product yield before bonding. This paper presents an on-wafer testing system based on Labview for ROIC of IRFPA. The quantitative measurement can be conducted after determining whether there is row crosstalk or not in this system. This low-cost system has the benefits of easy expansion, upgrading, and flexibility, and it has been employed in the testing of several kinds of IRFPA ROICs to measure the parameters of saturated output voltage, nonuniformity, dark noise and dynamic range, etc.     

基于门控多周期积分的背景抑制读出电路

在空间遥感领域,波长在3μm～5μm的中红外焦平面探测器大都工作在高背景环境下,信号电流远小于背景电流.为解决当前信号淹没于背景这一突出问题,设计了一种采用门控多周期积分结构实现的背景抑制功能的读出电路.该电路在抑制背景电流(包括暗电流)的同时能有效降低噪声,提高有效积分时间,增大输出信号动态范围.经Spectre仿真软件验证了电路设计的正确性.背景电流输入范围为0 nA～110 nA,能够有效读出2.5 nA～25 nA之间的信号电流,电路输出摆幅大于2V.该电路的设计不仅能解决当前工程中的关键问题,还对今后高性能大面阵红外焦平面高背景弱信号探测具有重要的指导意义.     

A 640 by 480 Pixels Readout Circuit for IR Imaging

A readout circuit for a 640 × 480 pixels FPA (focal plane array) has been successfully designed, fabricated and tested. The circuit solution is based on a per pixel source-follower direct injection (SFDI) pre-amplifier. Signal multiplexing is performed in both X and Y direction. The pixel size is 25 m × 25m. The chip is optimized for a QWIP (quantum well infrared photodetector) operating at a temperature of 70 K. The circuit has been realized in a standard 0.8 m CMOS process.     

直接注入型IRFPA读出电路像素单元的研究

像素单元电路是读出电路的核心单元电路,其性能直接关系到整个焦平面成像的性能。文章从电路结构设计、注入效率的分析、电荷存储能力的分析、非线性的优化设计对直接注入型像素单元电路进行了研究。通过仿真,主要分析了像素单元电路中器件参数对注入效率的影响,以及积分电容对读出电路的电荷存储能力及非线性的影响。基于研究结果设计的读出电路采用了CSMC 0.5μm工艺进行流片验证,实测结果表明,电路具有较好的特性,芯片已成功应用于国内某研究所致冷型探测器组件中。     

基于FPGA实现的IRFPA探测器驱动电路的设计

介绍了IRFPA(infrared focal plane arrays)探测器驱动电路的系统组成及工作原理,设计采用单片FPGA芯片实现探测器控制及红外图像的预处理,减小了整个系统的设计尺寸,提高了设计的集成度。详细介绍了核心器件FPGA的算法实现,给出了关键模块的设计方法、流程。通过应用于640×512红外焦平面阵列探测器,验证了方法的可性能,成像效果清晰、对比度高,满足后期图像处理的要求。     

Design of Diode Type Un-Cooled Infrared Focal Plane Array Readout Circuit

The diode infrared focal plane array uses the silicon diodes as a sensitive device for infrared signal measurement. By the infrared radiation, the infrared focal plane can produces small voltage signals. For the traditional readout circuit structures are designed to process current signals, they cannot be applied to it. In this paper,a new readout circuit for the diode un-cooled infrared focal plane array is developed. The principle of detector array signal readout and small signal amplification is given in detail. The readout circuit is designed and simulated by using the Central Semiconductor Manufacturing Corporation (CSMC) 0.5 μm complementary metal-oxide-semiconductor transistor (CMOS) technology library. Cadence Spectre simulation results show that the scheme can be applied to the CMOS readout integrated circuit (ROIC) with a larger array, such as 320×240 size array.     

大面阵CMOS快照模式焦平面读出电路设计分析

针对一款大面阵(640×512元)快照模式制冷型红外焦平面用的读出电路进行了初步分析验证.该读出电路采用改进DI结构,先积分后读出的积分控制模式,像素尺寸为25μm×25μm,芯片已在0.5μm双硅双铝(DPDM)标准CMOS工艺下试制.首先对该电路结构及工作原理进行分析,并对输入级等电路的传输特性进行仿真验证,最后给出探测器阵列与读出电路芯片互连后的测试结果.结果表明该读出电路适用于小像素、大规模的红外焦平面阵列.