一种2~19 GHz分布式功率放大器

对T型匹配网络构成的人工传输线的阻抗匹配特性进行了讨论,在此基础上,采用0.18 μm CMOS工艺,设计了一种宽带分布式功率放大器。设计中,通过减小栅极人工传输线的吸收负载,在放大器输入端获得了良好的阻抗匹配;通过在放大器输出端增加1个L型阻抗匹配网络,实现了输出端阻抗匹配,同时有效提升了分布式放大器的增益和输出功率。仿真结果显示,该放大器3 dB带宽达到17 GHz,2～18 GHz频率范围内,增益为10.5 dB,带内增益平坦度为±0.5 dB,输出功率为4.9~9.85 dBm,PAE效率为5%~15.6%,表现出良好的综合性能。     

一种60 GHz CMOS高效率功率放大器

为了满足短距离无线高速传输的应用需求,基于SMIC 90 nm 1P9M CMOS工艺,设计了一种可工作在60 GHz的功率放大器(PA)。该PA为单端三级级联结构。采用顶层金属方法,设计具有高品质因子的小感值螺旋电感,用于输入、输出和级间匹配电路,以提高电路的整体性能。通过减少传输损耗和输出匹配损耗,提高了附加功率效率。仿真结果表明,在1.2 V电源电压下,该PA的功率增益为17.2 dB,1 dB压缩点的输出功率为8.1 dBm,饱和输出功率为12.1 dBm,峰值功率附加效率为15.7%,直流功耗为70 mW。各性能指标均满足60 GHz通信系统的要求。     

2~6 GHz紧凑型、高效率GaN MMIC功率放大器

基于0.25 μm SiC衬底的GaN高电子迁移率晶体管(HEMT)工艺,根据有源器件的G_max和输出功率密度,选择末级功率器件尺寸并确定其最优阻抗;采用三级放大器,其栅宽比为1:4:16,实现高功率增益和高效率;利用等Q匹配技术,把偏置电路融入匹配电路中,实现简单、低损耗和宽带阻抗变换;借助电磁场寄生参数提取技术实现紧凑型芯片版图,尺寸为2.8 mm×2.0 mm。测试结果表明,偏置条件漏极电压U_D=28 V、U_G=-2.2 V,在2~6 GHz频率范围内,功率放大器增益大于24 dB,饱和输出功率大于43 dBm,功率附加效率大于45%,可广泛应用于电子对抗和电子围栏等领域。     

一种高效率2.4 GHz CMOS E类功率放大器

基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。     

0.8-2GHz超宽带大功率放大器设计与研究

采用宽禁带半导体功率管进行超宽带大功率放大器设计。在仿真优化的基础上,进行了设计投产。经过调试,最终测试结果表明,在工作频率范围0.8-2GHz范围内,恒定输入功率41dBm的条件下,饱和输出功率大于100W,增益起伏±0.4dB,饱和漏极效率大于60%。文中最后对调试之后的匹配电路进行了后仿真,验证了匹配电路的有效性,并为小型化处理做了准备。     

一种5~20 GHz超宽带移相器

基于SMIC 40 nm CMOS工艺设计了一款工作频率覆盖5 ~20 GHz的超宽带6位移相器。该移相器采用矢量合成结构,核心电路包括输入巴伦、正交信号发生器、矢量合成器和数模转换电路。正交信号发生器采用三级多相滤波结构,拓展了带宽。采用低误差和电流阵列控制结构的矢量合成器,实现了高的移相精度。后仿真结果表明,该移相器输入和输出回波损耗分别小于8.85 dB和10.12 dB,RMS相位误差小于1.52°,RMS增益误差小于0.17 dB。在2.5 V电源电压下功耗为43.50 mW。芯片面积为1.06 mm×0.80 mm。     

S波段超宽带固态功率放大器的研制

本文结合一款新研制的S波段超宽带固态功率放大器,介绍了超宽带固态功率放大器的设计理论和方法,根据砷化镓场效应晶体管的小信号S参数和I-V曲线,用微波仿真软件对功率管的输入、输出阻抗匹配电路及其偏置电路进行优化仿真设计.通过制作并测试此放大器,验证了该设计方法的可行性.最后,给出了测试数据,它在2GHz～4GHz的频带范围内,输入功率为40mW时,输出功率大于20W,带内功率起伏小于1.5dB.     

6-18GHz超宽带功率放大器脊波导合成技术研究北大核心

介绍了一种6-18 GHz超宽带脊波导合成结构。该脊波导合成结构包括微带到脊波导的过渡结构、E面T型脊波导合成结构和H面T型脊波导合成结构。基于该脊波导合成结构,采用8只GaN MMIC功率芯片,设计了一款超宽带固态合成功率放大器,测试结果表明在6~18 GHz的频带内,固体合成功率放大器连续波输出功率达90 W以上,合成效率大于90%,功率附加效率大于15%。     

高效率Doherty功率放大器的研究与设计

针对目前第三代通信系统中OFDM信号的高峰均比特性,研究了高效率的Doherty功放结构.用ADS对Doherty功放和传统的AB类平衡放大器进行了仿真对比,然后对两者实物进行了测试,结果表明当Doherty功放在功率回退6 dB的情况下仍能维持37%的功率附加效率,此时三阶交调系数能达到-42 dBc,适用于第三代无...     

6～20GHz宽带低噪声中功率放大器

本文介绍了６～２０ＧＨｚ微波宽带低噪声、中功率放大器的研制工作。采用微波宽带匹配和ＣＡＤ技术, 研制出了符合整机要求的放大器。主要性能指标： 工作频率６～２０ＧＨｚ, １ｄＢ压缩输出功率≥１８ｄＢｍ , 增益≥２８ｄＢ, 输入输出驻波比≤２．０∶１, 噪声系数≤４．０ｄＢ, 增益平坦度≤±２．０ｄＢ     

一种30 MHz～3 GHz宽带高增益功率放大器

基于0.25 μm GaAs PHEMT 工艺,设计了一种可应用于甚高频和超高频的宽带高增益功率放大器。该功率放大器采用两级级联结构来克服功率增益的不足,采用堆栈结构来实现平坦的增益和输出功率。仿真结果表明,该功率放大器的工作带宽为30 MHz~3 GHz,小信号增益为(38.2±1.6)dB,输入输出回路损耗在-10 dB以下。在连续波测量模式下,输出1 dB压缩点为(35.3±1.0)dBm,功率附加效率为16.8%~11.0%。     

1.8 GHz CMOS高效率E类功率放大器

电子产品的低功耗设计已成为研究的热点,低功耗、高效率功率放大器已成为降低系统功耗的关键所在.E类功率放大器是一种开关模式的功率放大器,理论上可以达到100%的漏极效率,具有广泛的应用前景.论述了用标准CMOS工艺实现高效率E类功率放大器所面临的诸多挑战以及一些相应的解决措施,并以0.18μm CMOS工艺设计了包含驱动级的两级结构的E类功率放大器.Spectre仿真结果表明,所设计的功率放大器在 25.5 dBm的输出功率时,具有52.8%的功率附加效率.     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

一款结构新颖的2~8.5GHz宽带放大器

提出了一种拓展带宽的新型电路拓扑结构,该结构由四级射极跟随器级联而成,通过自适应有源偏置电路调节各级晶体管跨导,以及改变级间电感与后一级射极跟随器的结电容Cbe谐振峰的频率位置来拓展带宽。文章对其工作原理和稳定性进行了分析,并基于2μm InGaP/GaAs HBT工艺,设计了应用此结构的宽带放大器。仿真结果表明：新型电路拓扑结构能有效的扩展带宽,提高增益。在2~8.5GHz的频率范围内,增益达到20dB,增益平坦度小于±0.5dB,P1dB点输出功率大于17dBm。     

一个4~12GHz混合集成宽带功率放大器

设计研制了一个4-12GHz的宽带混合集成平衡功率放大器电路，该平衡放大器由一个4指的微带兰格耦合器实现，其输出连续波饱和功率在中心频率为8GHz时达到29.5dBm,在4-12GHz频率范围内增益达到8.5dB,增益平坦度为＋/-0.6dB。     

2.4GHz CMOS高线性功率放大器

采用A类与B类并联的结构,设计了一种2.4GHz高线性功率放大器.输入信号较小时,A类放大器起主要作用;随着输入信号的增大,B类放大器起的作用越来越明显,来补偿A类的压缩,由此显著提高了放大器的线性度.电路主体为共栅管采用自偏置方法的共源共栅结构,提升了功放大信号工作时的可靠性.电路采用中芯国际0.13 μmCMOS工...     

一种2.2~4 GHz高增益低噪声放大器

采用0.25 μm GaAs赝配高电子迁移率晶体管(pHEMT)工艺,设计并实现了一种应用于5G通信2.2~4 GHz频段的高增益共源共栅低噪声放大器(LNA)。通过将并联RC负反馈与共栅接地电容结合,不使用源极电感,实现了宽带高增益的LNA设计。测试结果表明,2.2~4 GHz频段增益大于24 dB,输出3阶互调(OIP3)为28 dBm,噪声系数(NF)小于0.78 dB,功耗为190 mW,芯片面积为(810×710) μm²。综合指标(FOM)为14.4 dB,与同类LNA相比具有一定的优势。