基于FPGA的高速浮点FFT处理器设计

本文介绍了一种基于FPGA的1024点自定义26位浮点FFT处理器的设计。详细阐述了FFT处理器的自定义浮点格式、算法的选择、浮点乘法加法和FFT中的地址产生规律、存储器的选择等关键技术。最后给出了ISE环境下的仿真结果,验证了设计的正确性,工作频率达到171.136MHz。     

基于FPGA芯片和EDA技术的逻辑分析仪系统设计

应用EDA技术和FPGA芯片设计完成了逻辑分析仪，简要介绍了该分析仪中各个模块的设计特点和功能．以及模块选择的方式和根据。     

专用设计套件全面优化FPGA性能

在过去的25年中,FPGA已从简单的粘接逻辑发展成为可编程系统的核心,而FPGA用户来自不同的设计领域,他们采用不同的方法来完成设计。用一种设计流程或设计环境满足每个设计者的需要已经不再现实。针对这一需求,赛灵思公司（Xilinx）正式推出ISE设计套件11．1版本（ISE Design Suite11．1）为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。     

基于FPGA的QPSK调制器的实现

Xilinx公司新近推出的FPGA开发系统ISE是其Foundation系列的升级版,具有强大的功能。这里探讨了基于ISE开发平台、用FPGA实现的一种QPSK正交调制器,并给出了具体设计。     

基于MATLAB与FPGA的FIR滤波器设计与仿真

数字滤波器是数字信号处理领域内的重要组成部分。通过原理分析和结构对比,本文结合MATLAB工具软件介绍了线性相位的FIR数字滤波器的设计方法,并在Xilinx的FPGA器件上完成设计实现。最后,使用MATLAB和ISE软件对数据进行了分析,证实了设计实现的正确性与可行性。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

基于FPGA的串行接口芯片的设计与应用

介绍了一种用FPGA代替传统的串行接口实验芯片的设计方法。根据可编程串行接口芯片8251A标准及功能,划分其功能模块,使用ISE和Modelsim软件,利用VHDL语言完成了8251A的逻辑设计、功能仿真、综合实现和布局布线,使用ISE的iMPACT工具将生成的配置文件加载到实际的硬件环境中测试,验证了该方案的可行性,成功完成了串行通讯接收发送实验,提出了利用该方法在实验课程改革中的应用。     

基于FPGA流水线结构并行FFT的设计与实现

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合.     

关于EDA技术课程实验组织的研究

在EDA课程实验组织中,这里一改传统的广播操式实验模式,取而代之的是让学生从头开始做一个实验专题“基于FPGA的流水线RISC_CPU实现”的研究。自项向下的设计方法和模块化的设计思想,使电子专业的学生较系统地掌握电子系统的设计技能。通过一个实验专题项目,将电子电路、计算机硬件描述语言和EDA开发软件与仿真软件等知识综合起来,架构较宽的知识体系。     

基于FPGA技术的交通灯的设计与实现

本文采用FPGA技术实现交通灯的控制.以FPGA实验箱中EP2C35F672C8芯片为开发平台,应用Quartus Ⅱ软件和modelsim软件完成程序的设计和仿真,最终系统的仿真结果和实验结果满足系统要求,达到了预期效果.同时,运用FPGA技术缩短了开发周期,提高了设计效率.     

基于FPGA及MCU的AVS编码器设计

实现了对视频图像数据的采集﹑调度﹑实时编码及传输等功能。以FPGA实现的MCU为主控制器,对采集来的视频信号进行数据调度,将编码后的数据经I2C总线发送至上位机软件,同时对读取的码流解码,最终在PC终端上显示。根据硬件平台的结构特性,设计采用流水线结构对系统进行优化,保证了系统运行的高效性,实现了资源的最优化利用。在Xilinx Virtex-5的FPGA上实现并验证,系统可达的最高工作频率为170 MHz,且满足I帧的实时编码要求,实现高精度﹑高可靠性的AVS采编传输系统。     

基于FPGA的高级数据加密AES中的字节替换设计

介绍AES中的字节替换算法原理并阐述基于FPGA的设计和实现。为了提高系统工作速度．在设计中应用了流水线技术。最后利用MAXPLUS—Ⅱ开发工具给出仿真结果，并分析了系统工作速度。     

基于FPGA的FIR滤波器的设计与实现

提出了一种采用Matlab的窗函数设计,使用现场可编程门阵列(FPGA)实现严格线性相位的16阶低通FIR数字滤波器的方案,并通过QUARTUS II 4.2和Matlab两种软件对设计方案进行联合仿真,验证了设计的正确性。     

基于FPGA的数字图像中值滤波器设计

在电视跟踪系统中,为了抑制数字视频图像存在的脉冲噪声和满足系统实时性的需要,对图像进行基于硬件的实时滤波处理是有重要意义的。通过分析常见的3X3滤波窗口的数学模型,提出了基于FPOA的中值滤波算法及其设计方案。结合现场可编程门阵列FPOA的并行结构和适合流水线设计的结构特点,采用VHDL语言进行电路设计,利用仿真工具MODELSIM进行时序仿真验证。实际应用中表明可以滤除脉冲噪声,有效地改善了图像的质量,满足系统的实时性要求,提高了系统性能。     

多种EDA工具的FPGA协同设计

在FPGA开发的各个阶段,市场为我们提供了很多优秀的EDA工具。面对眼花燎乱的EDA工具,如何充分利用各种工具的特点,并规划好各种工具的协同使用,对FPGA开发极其重要。本文将通过开发实例“带顺序连择和奇偶检验的串井数据转换接口”来介绍基于多种EDA工具——Quartusll、FPGA CompileⅡ、Modelsim——的FPGA协同设计。     

基于FPGA的高级加密标准AES设计与实现

确保网络与通信安全的最重要的工具就是加密,对称加密中又以AES加密算法最为重要,目前已成为标准,研究AES加密算法对于防范信息安全泄密具有重要意义。本文对AES加密算法做简单的介绍,并利用硬件描述语言进行设计,设计采用流水线的思想,AES-128算法共有10轮,在每一轮之间都插入流水线寄存器,提高系统工作频率,最终下载到FPGA芯片CycloneIII系列的EP3C120F484I7器件中,经验证功能正确。     

基于CORDIC算法通用数字调制器的FPGA设计

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。     

基于EDA技术的压控LC振荡器的设计与实现

根据压控LC振荡器的基本原理，提出了以EDA（Electronic Design Automation，电子设计自动化）软件MAX＋PLUSⅡ为基础压控LC振荡器设计的技术方案，详细阐述了系统的设计要求、设计技巧、设计方案，并进行了系统仿真和硬件测试。     

基于FPGA的数字下变频设计

介绍了应用于数字波束形成天线的数字下变频器的基本结构，描述了利用FPGA设计数字下变频器的原理和方法；分析了实现数控振荡器、数字滤波器等关键组成部分的软件算法及性能，并给出了相应的MATLAB算法仿真结果。     

基于FPGA的3DES加密算法高速实现

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现，设计中还采用了流水线技术来提高速度，添加了输入和输出接口的设计以增强应用的灵活性，各模块均用硬件描述语言VHDL实现，最终下载到FPGA芯片Stratix中。