基于AMBA-AHB总线的SDRAM控制器设计

为了在嵌入式系统设计中实现对SDRAM存储器的访问,提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。首先简要介绍了AMBA总线规范,然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM控制器的实现原理以及详细的子模块划分。整个控制器的设计已用Verilog HDL语言实现并通过了Modelsim仿真和FPGA验证。仿真结果表明所设计的控制器符合SDRAM内部指令操作,并且满足了严格的时序要求。     

一种基于AHB总线的存储控制器设计

介绍一种能兼容高速总线AHB的存储控制器结构,其充分利用AMBA2.0协议对高速总线通信方式的规定,实现了对外部RAM和ROM的高效访问控制。该控制器结构在完成总线端和存储端时序转换的基础上,对系统访问中的获取指令、写操作及原子操作进行了优化设计,提高了此类操作的访问效率。此外,本设计采用异步时钟域的设计方法,降低了控制器在空闲状态下的动态功耗。该IP采用硬件描述语言设计,核心部件采用有限状态机实现,最终形成可复用的IP软核。     

片上双系统总线设计及其应用

本文设计了基于AMBA总线结构的双系统总线结构，其最大特点是APB系统能够独立于高速数据传输的AHB系统。实现对AHB系统的控制和对APB低速外设的操作，大大提高了系统的性能和灵活性。文中详细介绍了此设计的实现。并给出了双系统总线结构在苏州国芯科技的C*SOC-A项目的应用实例。     

嵌入式微处理器接口总线控制器的CPLD设计

介绍了用复杂可编制逻辑器件（CPLD）来实现嵌入式微处理器（MCU）和DSP处理器之间端口数据总线逻辑控制电路的设计,给出了接口数据总线逻辑的设计电路和部分仿真结果,证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。     

嵌入式音频处理器中DMA控制器的设计

高性能的DMA控制器是音视频等多媒体处理器的重要组成部分。通过分析DMA控制器在嵌入式音频处理HiPAP中担负的数据传输任务及数据特点,设计了面向AMBA AHB总线的双通道高性能的DMA控制器。在FPGA平台上的实际运行结果显示,该DMA控制器的数据传输性能比使用CPU至少提升了45%。     

面向SOC的可配置AHB接口组件

该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18mCMOS工艺下占用0.078mm2的面积。     

基于AHB总线的DMA控制器的实现与应用

通过对AMBA2．0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言（Verilog HDL）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

基于AHB总线的DMA控制器的实现与应用

本文通过对AMBA2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用Verilog HDL（硬件描述语言）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

USB2．0设备控制器IP核的设计与验证

文中设计了一种符合USB2.0规范并具有AHB接口的USB设备控制器IP核.首先根据功能将设备控制器划分成多个独立的子模块,并详细介绍了各个子模块的结构和设计方法;最后使用Verilog HDL硬件描述语言完成RTL代码,为所设计的IP核建立了仿真环境和FPGA硬件验证环境.该设备控制器能够完成全速和高速传输模式以及4种传输方式:控制传榆、批量传输、中断传输、同步传输,并且支持挂起和远程唤醒的功能,这些功能在FPGA上得到了验证,可适用于各种USB设备类的开发.     

一种兼容AMBA总线的实时高效静态存储管理IP的设计与实现

设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单、可支持8个64M的静态存储器、可编程控制以及进行不同数据宽度的Burst传输等特点.设计采用结构完全并行、时序完全同步的状态机设计思想,采用SIMC.18工艺进行流片,系统芯片整体面积为5mm×3.5mm,测试结果与设计目标基本一致.     

AMBA片上总线在SoC芯片设计中的应用

本文介绍了AMBA2.0总线规范,AMBA在SoC芯片设计中的应用,以及如何借助DesignWare搭建一个基于AMBA的SoC芯片。     

片上系统中WISHBONE/AMBA AHB总线桥的前端设计

介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。     

基于AMBA总线的DDR2 SDRAM控制器研究与实现

随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术.作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍.因此DDR2 SDRAM将取代DDR SDRAM的主流地位.本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高.     

面向AHB总线从单元的可复用接口设计

随着集成电路进入SoC（System-on-Chip）时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍．通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过硬件和软件两个层次的配置,该接口可满足某一具体外设对接口的要求．目前该接口模块已成功应用在三角函数、UART、CAN等外设的集成中．     

基于AMBA APB总线NandFlash控制器的设计研究

介绍了基于AMBA APB总线NandFlash控制器的设计,首先简单介绍了NandFlash的一些特点,然后详细介绍了NandFlash控制器的整体框架、具体功能及其内部的数据通路。该控制器通过ModelSim进行了仿真及FPGA板级验证,验证结果表明能够满足NandFlash时序要求。     

一种基于AMBA总线的 NAND FLASH控制接口电路设计

NAND FLASH采用8根I／O信号线复杂的传送控制、地址和数据信息,其控制逻辑需要专门设计。该接口设计基于ARM 7TDMI核,AMBA AHB总线结构,支持1bit ECC校验和位宽转换。接口设计中的状态机由命令字发送状态组完成对NAND FLASH命令字发送,地址发送状态组完成写地址发送,读状态组完成读操作,写状态组完成写操作。该设计已通过仿真和芯片验证测试,功能符合NAND FLASH操作规范。