首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
周文明  王泽毅 《电子学报》1998,26(2):123-126
VLSI电路中,深亚微米工艺及多层布线技术的广泛应用使互连寄生效应成为制约电路性能的主要因素,直接边界元素法3-D寄生电阻电容提取的计算量很大,采用并行计算是快速提取的重要途径之一。  相似文献   

3.
引言 针对集成电路成品的传统试验方法只能评价某一具体型号集成电路的可靠性,对其它型号集成电路可靠性的评价,即使工艺相同,也必须重复类似的试验,随着VLSI的迅速发展,在技术、时间和经济上,采用成品试验的方法遇到很大障碍。本文研究了一种新的方法——VLSI工艺可靠性评价方法。它是对合格产品表的发展。其出发点是:对某一工艺,只要通过了严格的可靠性评价,则采用该工艺制造的各种型号的集成电路也相应通过了可靠性评价。该方法包括下述四方面的内容。  相似文献   

4.
适合集成开关电容DC-DC变换器的浮地电容倍增器   总被引:1,自引:0,他引:1  
针对在集成电路中制作大容量电容器的困难,提出了一种利用电流传输器提高集成电容器容量的方法,称之为连续可变浮地电容倍增器。分析了电容倍增的机理,建立了相应的关系式,在此基础上对用此浮地电容构成的一阶滤波器和开关电容DC-DC变换器进行了理论分析和PSPICE仿真。结果表明,利用电流传输器的阻抗变换作用,可使小容量的电容等效变换为较大容量的浮地电容,从而便于开关电容DC-DC变换器实现全单片集成。  相似文献   

5.
文章提出了一种VLSI使用的实用估计方法,该方法充分考虑了工作条件对集成电路寿命的影响,使估计结果更切合实际。  相似文献   

6.
对互连寄生电容提取的研究背景进行了简要的介绍。重点介绍了直接边界元和间接边界元方法的原理,比较了各种方法的优缺点,对和边界元法相关的各种加速算法、预条件处理及建库方法也作了简要介绍。  相似文献   

7.
胡庆生  林争辉 《微电子学》1997,27(4):267-271
提出了一种用边界元法计算VLSI版图电容的方法,通过求解二维拉普拉斯方程,直接得到版图中各种类型的电容的值。该方法提取数据准确简单,占用内存少,计算效率高,且有较高的精度。用该方法对几种典型的VLSI版图电容进行提取,均取得较好的结果。  相似文献   

8.
本文介绍了等比例缩小对电阻、电容的影响,以及产生对VLSI设计过程中线延迟的影响,建立线延迟模型,推导出线延迟的简略方程。  相似文献   

9.
在超大规模集成电路(VLSI)电路设计中,两点之间的等效电阻是设计人员所要考虑的重要参数。随着深亚微米工艺的广泛应用,版图形体日趋复杂,现有版图电阻提取工具的计算方法已难满足精度要求。本文提出了对于不同种类的三维复杂形体,其电阻网络采用不同的提取方法。对于简单形体采用解析法,对于复杂形体通过三维边界元计算方法提取版图电阻。基于提取的电阻网络,通过求解电路方程计算两点之间的等效电阻。实验表明,此方法对于实际电路设计中任意两点等效电阻计算,相比较于现有工具的方法具有计算速度快,计算精度高,计算效果好等特点。  相似文献   

10.
11.
3-D寄生电阻电容线性元计算的并行实现   总被引:1,自引:0,他引:1  
周文明  王泽毅  饶岚 《电子学报》1998,26(2):123-126
VLSI电路中,深亚微米工艺及多层布线技术的广泛应用使互连寄生效应成为制约电路性能的主要因素,直接边界元素法3-D寄生电阻电容提取的计算量很大,采用并行计算是快速提取的重要途径之一。  相似文献   

12.
13.
本文评述了当前神经网络电路实现的关键技术和研究现状,着重讨论了数字、模拟和脉冲流VLSI实现的电路技术及其未来发展。  相似文献   

14.
15.
16.
本文介绍VLSI最危险的失效机理:薄氧化层击穿,热载流子效应,电迁移和金属-半导体相互作用。着重介绍它们的机理和改善措施。  相似文献   

17.
功耗和时延双重驱动的VLSI布局算法   总被引:3,自引:2,他引:1  
针对超大规模的门阵列和标准单元电路,本文提出一种功耗和时延双重驱动的VLSI布局算法.以往发表的布局算法中,很少能够同时处理功耗和时延的双重约束.在以往的时延驱动布局算法中,仅有一个算法[3]能够处理超大规模的电路;该算法尚存在以下问题:1)其基本思想只能处理组合电路;2)延迟模型过于简单,因而不适合深亚微米工艺;3)该算法不是基于全路径的.我们的算法克服了这些问题,能够精确地控制最长路径延迟,同时保证优秀的布局质量和功耗的均匀分布.而且,对于超大规模的电路,我们的算法是同类算法中最快的.  相似文献   

18.
本文介绍了高速数字流水Viterbi译码器的VLSI设计。在符号4值系统的基础上,给出Viterbi算法的新的功能分解公式,并介绍了用于译码器实现的两个重要的快速运算部件ADD和MAX的原理及其现场可编程(序)门阵列(FPGA)实现。文中详细讨论了译码器的VLSI结构、设计和性能分析。本文给出的Viterbi译码器可塑性强,并具有高度的并行性和很高的数据吞吐率。  相似文献   

19.
VLSI互连线系统中的低介电常数材料与工艺研究   总被引:4,自引:0,他引:4  
  相似文献   

20.
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号