数字器件的发展与教学科研对策

详细地介绍了数字逻辑器件的发展，指出了PLD实现技术是我国电子系统与产品赶超国际先进水平的重要途径，提出了现代电子设计人才的培养，应采取数学与科研相结合的对策。     

采用ISP逻辑器件的数字系统设计方法

可编程逻辑器件是一种可以由用户在现场进行编程的逻辑器件,它给数字系统的设计带来了全新的概念,使数字系统的逻辑规模更大,设计变得更加方便、灵活和高效。本文介绍了ISP器件的结构、开发系统和设计方法。     

电子设计自动化技术在自动控制领域的应用

简单介绍了电子设计自动化ＥＤＡ的产生、发展与现状，分析了自动控制系统的典型结构及自动控制系统设计中存在的普遍问题．将ＥＤＡ的系统设计方法和传统的系统设计方法进行了比较．详细介绍了ＥＤＡ技术对系统设计的完整解决方案．     

基于ＩＳＰ器件的数字逻辑仿真开发系统的设计研制

介绍运用Ｌａｔｉｉｃｅ公司的ＩＳＰ器件研制的数字逻辑仿真开发系统及其在数字逻辑电路课程教学、设计与科研开发等方面的应用。     

介绍一种新型的可编程逻辑器件：美国ATMEL公司EPLD

在电子产品设计中,电子系统工程师总是希望能找到刚是好或基本刚好满足自己需要的集成电路,以提高电路的集成度和可靠性,降低功耗。因此,专用集成电路设计便应运而生。专用集成电路设计分很多种:一种是全定制集成电路设计。顾名思义,即完全按照某种用途设计的电路,不浪费一点硅片,这种设计方法对于设计人员的水平要求很高,不能有一点差错,而且设计周期长,投资大.只有在大批量生产时才显示其优越性。再一种就是半定制集成电路设计。随着集成电路制造技术的发展,单片集成电路的容量越来越大,制造厂家     

一种新型可编程逻辑器件GAL的结构及应用

本文介绍普通型GAL的结构和输出逻辑宏单元OLMC的7种组态类型,并在此基础上分析了实际应用中对引脚配置的限制.     

消除CPLD／FPGA器件设计中的毛刺

复杂可编程逻辑器件CPLD和现场可编程门列阵PFGA在现代数字系统设计中起着越来越重要的作用，但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD／FPGA设计中毛刺产生的原因，详细分析了在EDA环境下对毛刺进行判断与定位的原理，论述了利用EDA工具消除毛刺的3种方法与具体实现。通过实例分析表明，借助于功能强大的EDA工具，不仅可以在设计中十分方便地发现毛刺，而且可以精确定位，进而寻找消除毛刺的最佳方法和进行结果的验证。     

可编程逻辑器件的发展概述

数字集成电路经历了从小规模集成电路(SSI)，中规模集成电路(MSI)，大规模集成电路(LSI)，和超大规模集成电路(VLSI)的发展过程。PLD器件由早期的可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑发展到复杂可编程逻辑器件和现场可编程门阵列。PLD器件使数字系统的设计更加便利和高效，FPGA／CPLD和ASIC融合的趋势也越来越明显。     

基于ISP逻辑器件的数字系统设计

ＩＳＰ器件是９０年代的ＰＬＤ器件,使人们在实验室里就可设计出大规模专用集成电路ＡＳＩＣ,介绍了ＩＳＰ器件的结构,编程技术和设计方法。     

基于PLD的数字系统设计中的一些问题及其解决

介绍了电子设计自动化以及硬件描述语言的发展现状，对目前最流行的三种硬件描述语言进行了比较．说明了基于可编程逻辑器件的数字系统设计和实现的基本思想和方法，并讨论了设计和实现过程中遇到的一些问题及其解决方法．     

硬件描述语言与数字集成电路课程教学

以交通灯控制器的设计为例 ,介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用 ,并探讨了硬件描述语言对数字集成电路设计方法的影响以及现代数字集成电路的教学方法     

电子设计的EDA技术应用

电子设计自动化(EDA)的产生给电子设计领域带来了一个全新的理念,它是电子设计发展的必然趋势。文章简要介绍了EDA技术的发展与特点,讨论使用EDA设计的一般方法、常用工具、实现器件及注意事项。最后给出了一个设计实例。     

数字后端约束设计

主要介绍集成电路设计中数字集成电路后端的完整设计流程和一些参数设计的问题,侧重分析了时序约束文件的生成方法和与数字集成电路前端时序约束的区别和联系,最后通过一个USB1.1模块实例系统地介绍了数字后端设计实现的原理和方法。     

数字系统设计时应考虑的关键因素

在现代数字设计中，CAD和EDA技术起着关键作用；PLD的应用将使设计更为方便。     

采用在系统可编程逻辑器件实现HDB3编解码

在系统可编程技术是通信专用集成电路设计的一种最新设计方法,它使得数字电路设计、生产良生革命性的变化。     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

GAL器件输出逻辑宏单元的通用等效电路

建立了ＧＡＬ器件的输出逻辑宏单元ＯＬＭＣ（ｎ）分别在组态１、组态２及组态３的通用等效电路．它们适用于ＧＡＬ器件中任何一个宏单元；并且各宏单元不仅可以处于相同的组态，而且可以处于同一模式中不同的组态     

采用EDA实验教学改善电路教学环境

讨论普通高校EDA实验室建设的一些关键问题。