一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

用于反熔丝FPGA的内建测试电路北大核心CSCD

由于反熔丝器件的一次可编程特性,反熔丝现场可编程门阵列(FPGA)在生产阶段很难完成对电路的功能测试验证。针对反熔丝FPGA典型的结构及其内部可编程逻辑模块(PLM)结构,分析了在编程前对PLM进行全功能测试的方法。设计了内建测试电路结构,用于内部PLM逻辑功能的测试。给出了内建测试电路的寻址寄存器、赋值寄存器以及检测电路的结构设计,电路在1.0μm双层多晶双层金属(2P2M)氧化层-氮化物-氧化层(ONO)反熔丝工艺上成功流片。测试结果表明,电路设计正确,解决了在芯片编程前完成基于反熔丝的一次可编程FPGA的内部PLM逻辑功能测试的难题,为后期研究反熔丝电路奠定了基础。     

一种基于FPGA+DSP高速系统的故障诊断研究

基于FPGA+DSP的硬件平台广泛应用于通信、雷达及图像等领域的高速数字信号处理系统,其工作的稳定性极为重要.针对一种基于FPGA+DSP的高速数字信号处理系统在实际应用中出现的偶发性故障,在分析系统的工作原理基础上,对SRIO引导过程与故障现象进行研究分析,分层逐次排查诊断,总结故障的原因,并提出3种解决方法,分析比对后,选择较佳方案改良高速数字信号系统.经过反复运行检测,最终解决了偶发性故障,为今后的故障诊断提供了参考思路.     

基于FPGA的高速双通道数据队列管理实现

针对在高速宽带通信中经常使用到的数据帧队列管理与缓存功能,基于现场可编程逻辑门阵列(Field?Programmable?Gate?Array,FPGA)设计并实现一种使用外置DDR缓存的多优先级的队列管理方案,结合FPGA运行特点,使用多接口并行处理方式提高处理速率,实现高速率数据帧优先级管理,通过功能仿真和实际硬件平台验证该方案可行性.     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

高速通信系统中FPGA的内核性能瓶颈

传统上，对于通信系统内接口应用使用的现场可编程门阵列(FPGA)的讨论，多集中于原始的I／O速度。遗憾地，人们通常忽略FPGA如何处理上载至“芯片上”的高速数据。许多FPGA架构并不能妥善地处理庞大的数据流，造成大部分情况均出现瓶颈现象。最终，这种瓶颈迫使设计者考虑采用价格昂贵的方案，以便利用传统的FPGA达至性     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法.     

基于Sobel算子的数字图像边缘检测与FPGA实现

数字图象边缘检测通常受到处理器速度的限制,为解决这一问题,论文采用FPGA技术,对基于Sobel算子的数字图象边缘检测进行设计和实现.给出了硬件设计组成原理、主要程序代码设计方法.整个算法使用一片FPGA芯片Xilinx Spartan3 XC3S50-5PQ208设计集成.仿真研究结果表明该芯片能以134MHz的速度运行.通过对1024*1024像素大小的Tena图象实验,在7.8ms内获得了满意的边缘检测结果.     

基于FPGA与MCU的一种接口设计

因脉冲幅度分析器研发的需要,设计了该系统接口总线,它具有高速、高效率以及接口电路简单、实用性强的特点。具体利用C8051F340单片机,通过该接口总线实现对A3P250FPGA内部RAM的读写,其寻址范围0～255。其中,FPGA设计采用Verilog HDL语言,而单片机设计由C语言完成。经过仿真、下载调试,实际应用...     

基才FPGA的DDSIP核设计

以Ahera公司的QuartusⅡ7．2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件．结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统（SOPC）,利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。     

基于FPGA的交通灯的设计与实现

该文叙述了一种基于FPGA(Field-Programmable Gate Array)和Quartus II开发平台来实现十字路口交通灯控制系统的方案。其中,各功能模块采用VHDL硬件语言来表达,在Quartus II平台上进行编译、仿真,并生成相应的顶层文件,然后下载到FPGA芯片上,最后进行实验验证。实验结果表明,设计的交通灯控制系统基本可以实现预定的功能,具有一定的可行性。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

基于FPGA的电压控制测试系统实现

介绍一种基于FPGA的电压控制测试系统。系统通过FPGA完成和上一级系统的通信,接收命令和数据、转化命令和数据以控制DA和AD的工作,实现对电路的输出电压控制和测试。通过Verilog语言编写逻辑程序,在FPGA中转化数据为串行,输出至DA以对电路施加激励,控制电路输出电压;然后控制AD采样硬件电路输出,并把采样数据转...     

基于FPGA实现的FFT插值正弦波频率估计

在分析双绂幅度法（Rife）、修正双线幅度法（MRife）、傅里叶系数插值迭代3种算法的基础上,结合FPGA的并行处理优势,将迭代变为并行运算,由此得出了一种快速频率估计算法。并将新算法进行FPGA设计,给出了算法流程图。仿真结果表明,当Esn〉-14dB时,新算法的频率估计均方误差接近卡拉美一罗限（CRB）。     

基于FPGA的精密时间间隔测量仪设计

介绍一种基于FPGA的精密时间间隔测量仪的研制过程。精密时间间隔测量仪是应科学试验中高可靠性、高精密度和多通道等测量要求而研制的。精密时间间隔测量仪以PXI接口为平台设计成为虚拟仪器,一个PXI系统可插多个精密时间间隔测量仪板卡,每个板卡可对1个起始通道与8个停止通道的脉冲信号进行时间间隔测量,同时测量停止脉冲的脉冲宽度。精密时间间隔测量仪以FPGA为测时核心,利用锁相环倍频和时钟分相技术,测量分辨力可达到1ns,测时范围可达10ns-10ms。     

基于FPGA的电子束曝光机工件台控制器设计

基于激光干涉仪的精密工件台是电子束曝光机的关键设备。为了改进工件台控制器的运算速度．设计了一种基于FPGA的电子束曝光机工件台控制器。本控制器由上位机接口、激光干涉仪测量系统接口、电机控制接口、手动面板接口和主处理器组成,以美国Xilinx公司Spantan3系列的FPGA芯片XC3s400为核心。实现控制器与上位机、激光干涉仪测量系统、伺服驱动系统、手动控制面板之间的数据交换和指令传递。完成工件台的精确移动。满足电子束曝光的定位精度和拼接精度的要求。     

一种基于FPGA的信号发生器的设计方法

介绍了一种基于FPGA(Field-Programmable Gate Array)的信号发生器的设计方法,应用VHDL及QuartusⅡ软件所提供的原理图输入设计功能,结合DDS(Direct Digital Frequency Synthesis)直接数字合成技术加以实现一个可应用于数字系统开发或者实验所使用的信号发生器,它具有结构简单,性能稳定,结构灵活的特点。     

基于FPGA的光纤传输系统的设计与实现

该文通过Xilinx Virtex-5系列FPGA（Field-Programmable Gate Array）的GTP模块做数字信号处理,通过SFP（Small Form-Factor Pluggable）封装的光模块做光纤信号转换,实现了2Gbps和3Gbps速率的光纤传输系统的设计,其在各种接收机系统、光纤传输系统、通讯系统中具有广泛应用。