二进制逻辑单元图形符号一型多图的成因

分析了一个型号的数字集成电路会产生出多个不同的图形符号的几种原因。     

怎样判断逻辑元件图形符号的正确性

提出了判断逻辑元件图形符号正确性的标准，判断方法和判断举。     

数字集成电路测试系统逻辑测试单元分析

本文简要分析了数字集成电路测试系统中的逻辑测试单元。     

适用于ASIC的高速低功耗逻辑单元

本文介绍一种ECL电路结构形式的ASIC逻辑单元的设计和应用。该单元使用2.5V的电源,内部开关电流设计为0.5mA,逻辑摆幅设计为340mV,输入输出均采用双向互补信号。它具有信息的基本记忆功能,用它进行多级组合配套设计,可制作不同模数的分频器、寄存器和计数器等。设计灵活,功能强,电路速度快,功耗低,仅为具有相同功能的普通ECL电路的1/30。这些电路可用在通讯机、电子控制系统、电子测量系结中作高速数字锁相环,数字信号处理的专用集成电路。     

怎样判断逻辑元件图形符号的正确性

提出了判断逻辑元件图形符号正确性的标准、判断方法和判断举例。     

新型GaAsD－MESFETDCFL单元电路

本文基于自举反馈原理提出了一种新型的全部电耗尽型ＧａＡｓＭＥＳＦＥＴ构成的单电源ＧａＡｓＭＥＳＦＥＴ直接耦合逻辑ＦＥＴ单元电路．该单元电路比已有的各种ＧａＡｓ数字集成电路单元电路有明显优点，是ＧａＡｓ数字集成电路领域有前景的新型逻辑单元电路．     

三种改进结构型BiCMOS逻辑单元的研究

为满足低压、高速、低耗数字系统的应用需求 ,通过采用改进电路结构和优化器件参数的方法 ,设计了三种改进结构型BiCMOS逻辑单元电路。实验结果表明 ,所设计电路不但具有确定的逻辑功能 ,而且获得了高速、低压、低耗和接近于全摆幅的特性 ,它们的工作速度比高速CMOS和原有的互补对称BiCMOS(CBiCMOS)电路快约一倍 ,功耗在 6 0MHz频率下仅高出 1 4 9～ 1 71mW ,但延迟 功耗积却比原CBiCMOS电路平均降低了4 0 3%。     

应用于存储卡中的新型EEPROM单元结构

通常的ＥＥＰＲＯＭ单元在应用于实际的存储卡时，因为进位而导致逻辑操作复杂，文中阐述了这种复杂性以及产生这种复杂性的原因，提出了一种新型的ＥＥＰＲＯＭ单元结构，并详细分析了这种结构对逻辑操作的改善，通过该结构与常规ＥＥＰＲＯＭ单元的应用加以比较，进一步说明了其优点。     

一种适于数据通路应用的高性能可编辑逻辑单元

本文提出了一种适于数据通路应用的快速可编辑逻辑单元。该单元采用功能增强的MUX结构，在配置为异或-同或-多路选择器（XOR-XNOR-MUX）结果时，只用一个单元的开销就可实现一位全加器、基本乘法单元等适于数据通路应用的功能。该单元还能实现全部3输入逻辑和部分4～7输入逻辑，也是一种满足通用逻辑应用的结构。这种单元的组合逻辑部分只采用了3个2选1多路选择器（2:1MUX）和两个功能增强的输入可反相编辑的多路选择器（2:1 EMUX），有效地节省面积和提高了速度。HSPICE模拟分析表明，在5V、0.6um工艺条件下，该单元的最大时延小于0.6ms，进位时延小于0.1ns，其性能、速度和面积优势非常明显。     

用可编程逻辑器件实现专用数字集成电路的功能设计

以计算机科学和微电子技术为先导的ＥＤＡ技术已成为电子设计领域的一个新技术,它的高速发展系统和集成电路的设计带来了一场革命。本文用具体的例子说明了用ＥＤＡ软件开发平台将可编程逻辑器件设计为专用数字集成电路的具体方法。     

算术逻辑单元的优化设计

文章提出一种新颖的、两级流水线的ALU设计方案。在对传统与或结构ALU分析的基础上．利用等价转换数学原理将原来的指令进行形式上的变化，使用全加器作为第二级运算单元，充分地简化第一级运算单元中的函数发生器，以达到减少控制端的数目、控制译码电路的规模、降低面积和功耗的目的。     

基于FPGA的算术逻辑单元设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言进行ALU设计的方法。并在加法器模块的设计中使用了超前进位的方法。使得所设计的ALU具有很好的稳定性和较高的速度。     

一种步进的单元散布拥塞消除算法

提出一种用于布局阶段的拥塞消除算法。首先,筛选出拥塞严重区域的高引脚数标准单元。然后,以步进的方式为这些标准单元设置隔离区域,使其散布,以消除该区域的拥塞。该方法能有效降低设计的短路违例,并减小总线长优化时序。采用提出的算法和SYNOPSYS公司的软件ICC,对一种采用SMIC 65 nm标准单元工艺库的两百万门设计进行优化。与ICC的优化结果相比,采用该算法后,短路违例降低了12%,总线长缩短了7%,总违例时间减少了14%,但运行时间有所增加。     

FPGA内部逻辑单元的内建自测试方法研究

本文针对FPGA内部的可编程逻辑资源测试问题,阐述了基于扫描链的FPGA内部逻辑单元的内建自测试方法.研究了该方法在构建过程中应注意的事项,以及故障定位方法等,能够实现FPGA内部的逻辑资源遍历测试,具有简单易行、高效、低成本的优点.     

基于泛序测试法的逻辑门故障诊断树的自动生成

在逻辑门电路测试技术中,可以在泛序测试法基础上建立故障诊断树,用于完成单电路故障的检测与定位诊断。文章采用最小完全检测测试集和故障表Ｆ＾＊矩阵将故障诊断树为矩阵集合,进而利用关系数据库加以描述,并采用相应的算法自动生成。该研究旨在探索一种用数据库技术自动生成故障诊断树的方法,以达到测试参数自动获取这一目的。     

GaAsIC数字微波逻辑单元微波参量特性研究

介绍了根据微波ＩＣ单元设计概念来分析设计ＧａＡｓ数字ＩＣ单元的一种新的方法。采用微波参量分析方法能有效地分析高速ＧａＡｓＩＣ在微波域内的频响特性。对两个典型的ＧａＡｓ数字ＩＣ单元运用电路模拟程序ＰＳＰＩＣＥ进行了微波Ｓ参数特性分析。