一种5.5 GHz 30-dB低成本CMOS宽带限幅放大器

采用0.18 μm CMOS工艺,设计了一种多级级联的差分架构宽带高增益限幅放大器.该限幅放大器是为5 Gb/s同步光纤网络(SONET OC-96)设计的.采用反比例级联结构和低电压降有源电感负载来提高系统带宽,达到了设计目标.仿真结果显示,该限幅放大器获得了约30 dB的增益和5.5 GHz 3 dB带宽,电路功耗为30 m W.     

一种5．5GHz 30－dB低成本CMOS宽带限幅放大器

采用0．18μm CMOS工艺，设计了一种多级级联的差分架构宽带高增益限幅放大器。该限幅放大器是为5Gb／s同步光纤网络(SONET OC-96)设计的。采用反比例级联结构和低电压降有源电感负载来提高系统带宽，达到了设计目标。仿真结果显示，该限幅放大器获得了约30dB的增益和5．5GHz3 dB带宽，电路功耗为30mW。     

5.5GHz 23dB CMOS限幅放大器的电路设计

文章介绍了一种采用0.18μm CMOS工艺设计，多级级联、差分结构宽带限幅放大器的设计方法。本限幅放大器应用于5Gb／s同步光纤网(SONET OC-96)系统，采用反比例级联结构、有源电感负载来提高系统带宽。芯片实际测试结果为23dB增益，3dB带宽达到5．5GHz，实现了设计目标。     

低功耗CMOS限幅放大器设计

利用0.18μm CMOS工艺设计了应用于光接收机中的10Gb/s限幅放大器.此限幅放大器由输入缓冲,4级放大单元,一级用于驱动50Ω传输线的输出缓冲和失调电压补偿回路构成.输入动态范围为38dB(10mV～800mV),负载上的输出限幅在400mV,在3.3V电源电压下,功耗仅为99mW.整个芯片面积为0.8×1.3mm2.     

SDH系统STM-16速率级CMOS限幅放大器

本文提出了用于 SDH系统 STM- 16速率级光接收机中主放大器的 CMOS限幅放大器的设计方法。此限幅放大器由输入缓冲、主放大单元、输出缓冲、偏置补偿电路四部分组成。当限幅放大器工作在2 .5 Gbit/ s时 ,输入动态范围为 49d B,5 0 Ω负载上的输出限幅在 80 0 m V,利用 3.3V电源供电 ,功耗约为 5 0 m W。     

基于标准CMOS工艺的一款宽带限幅放大器芯片设计

采用SMIC 0．35μm CMOS混合信号工艺来设计开发一款适用于SDH STM-16的光接收机前端限幅放大器芯片。该限幅放大器的设计采用了电容中和技术来实现带宽的扩展,可满足2．5Gbps速率要求,芯片电路拥有信号丢失检测和自动静噪功能。芯片版图的参数提取仿真表明：芯片最小输入动态范围可达2mV,50Ω负载上的双端输出摆幅约为1400mVpp在3．3V供电下静态功耗仅为66mW,动态功耗为105mW,有实际推广价值。     

5Gb/s 0.25μm CMOS限幅放大器

采用TSMC 0.25μm CMOS技术设计实现了高速低功耗光纤通信用限幅放大器.该放大器采用有源电感负载技术和放大器直接耦合技术以提高增益,拓展带宽,降低功耗并保持了良好的噪声性能.电路采用3.3V单电源供电,电路增益可达50dB,输入动态范围小于5mVpp,最高工作速率可达7Gb/s,均方根抖动小于0.03UI.此外核心电路功耗小于40mW,芯片面积仅为0.70mm×0.70mm.可满足2.5,3.125和5Gb/s三个速率级的光纤通信系统的要求.     

CMOS光接收机主放大器设计

利用CMOS工艺设计一种用于SDH STM 4速率级(622 Mb/s)光纤用户网的光接收机放大电路。此电路由输入/输出缓冲、主放大单元、偏置补偿电路4部分组成。通过直接耦合技术提高增益,降低功耗;利用有源电感负载提高系统带宽。采用商用SmartSpice电路仿真软件和CSMC HJ 0.6μm工艺参数对该电路进行仿真。结果表明,该电路在5 V工作电压下中频增益为81 dB,3 dB带宽为470 MHz。     

2～18GHz微波宽带限幅放大器

采用 CAD技术 ,应用 Ga As HEMT管芯及良好的微组装工艺 ,研制出 2～ 1 8GHz微波宽带限幅放大器。基片为氧化铝材料 ,尺寸 0 .2 5 mm× 2 mm× 1 0 mm,自制超微带阻容元件 ,一并装在很小的铜载体上。经试验调试得到以下结果 :f:2～ 1 8GHz,Pout:3 0～ 5 0 m W,Gp≥ 60 d B,Fn≤ 5 d B,VSWR1≤ 2 .5 ,VSWR2≤ 2 .5。     

10GB/s光接收机前端限幅放大器设计

作为光接收机前端的关键部分，限幅放大器要求具有高增益、足够带宽以及较宽的输入动态范围。本文在0．18μm 1P6M CMOS工艺上设计了一种用于10Gb／s传输速率的限幅放大器。该限幅放大器的增益S21可达31dB，-3dB带宽为11．3GHz，在10GHz范围内S11、S22均小于-10dB。对于从10Vpp至1．5Vpp的较宽的输入动态范围，均可保持稳定的输出眼图。利用CMOS工艺中、多层金属互连线的顶层金属设计的共面带状线，可将放大器的工作频带扩展至10Ghz以上。     

1.25 Gb/s低功耗CMOS光接收机限幅放大器

设计并实现了用于光纤用户网和千兆以太网光接收机的限幅放大器。电路采用有源电感负载来拓展带宽、稳定直流工作点 ,通过直接耦合技术来提高增益、降低功耗。测试结果表明 ,在从 5 m Vp- p到 5 0 0 m Vp- p,即40 d B的输入动态范围内 ,在 5 0 Ω负载上的单端输出电压摆幅稳定在 2 80 m Vp- p。在 5 V电源电压下 ,功耗仅为1 30 m W。电路可稳定工作在 1 5 5 Mb/s、62 2 Mb/s、1 .2 5 Gb/s三个速率上。     

2.4 GHz CMOS低噪声放大器的设计

设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm.     

一种基于CMOS工艺2.4 GHz功率放大器的设计

基于SMIC 0.18μm RF CMOS工艺,采用双负反馈结构设计了一款2.4 GHz的功率放大器。该功率放大器由驱动级和功率输出级2级组成,利用片上电感实现了级间的阻抗变换。仿真结果表明,电路在工作频率范围内,功率增益为24 d B,输出1 d B压缩点为23 d Bm,峰值功率附加效率为40%。     

1.5GHz CMOSECL输入接口的设计与测试

对一种高速CMOS ECL输入接口进行了分析研究,该接口包含一种双镜补偿的CMOS差分放大电路,采用0.18 μm CMOS工艺研制,实现了PECL电平兼容.经测试,该接口最高工作频率达1.5 GHz.     

雷达中频限幅放大器的设计

根据具体要求从总体上概述了该雷达中频限幅放大器的制作思路,对采用的主要器件进行了介绍。针对电路增益大、容易受干扰、自激的特点进行了放大级数、级联方式选择及抗干扰电路的设计,给出了具体电路。测试及使用证明该电路符合设计要求且具有良好的稳定,有使用及推广价值。