一种高精度时钟产生电路的设计

通过数字逻辑校准电路模块和电流镜阵列对环形振荡器的输入电流及充放电电流进行调整与控制,设计了一种频率为 2MHz 的高精度时钟产生电路,其具有时钟输出稳定性高、校准速度快,且电路结构简单的特点。采用 SMIC 0.18μm 工艺,在不同的工艺角及温度下对本电路进行了仿真,结果表明在以上各种仿真情况下时钟频率误差最大在±1%以内,且从开始校准到校准完成,最大所需时间不超过 400μs。     

一种基于注入锁定环形振荡器的时钟产生电路

提出了一种基于谐波注入锁定数控环形振荡器的时钟产生电路。采用注入锁定技术,极大地抑制了环形振荡器的相位噪声。在频率调谐环路关断的情况下,数控式振荡器可以正常工作,与需要一直工作的锁相环相比,大大节省了功耗。分析了电路的参考杂散性能。在65 nm CMOS工艺下进行流片测试,芯片的面积约为0.2 mm²。测试结果表明,设计的时钟产生电路工作在600 MHz时,1 MHz频偏处的相位噪声为-132 dBc/Hz,在1 V的电源电压下仅消耗了5 mA的电流。     

一种基于频率-电压变换器的高精度时钟振荡器

采用一种新的不需要参考时钟输入的频率锁定环路结构,设计了一种基于频率-电压变换器的频率可调高精度时钟振荡器.通过电路补偿,减少工艺和温度对频率的影响.系统输出时钟的频率范围为22.5360 MHz,最坏情况下的变化小于±4.5%.电路采用GSMC 0.13 μmCMoS 1P8M工艺的3.3 V器件实现,核心版图面积约为0.05 mm2.版图后仿真表明,在3.3 V电源电压和200 MHz输出频率下,时钟的抖动峰-峰值为25 ps,锁定时间为2 μs,功耗为5 mw.     

一种频率可调CMOS环形振荡器的分析与设计

给出了一个采用0．6um CMOS工艺设计的改进结构环形振荡器,电路由RC充放电回路、施密特单元以及反相延时单元组成,结构简单,工作频率受集成电路工艺参数影响小。该电路带有使能控制端,并且通过调节少量的外部元件可以改变电路的振荡频率,适用作各类中／低频数字集成电路中的时钟产生电路。分析了改进结构环形振荡器的工作原理,给出了Hspice软件环境下电路仿真方法。电路流片封装后的实际测试结果表明,用该结构的环形振荡器作为时钟产生电路,工作稳定,满足了系统工作要求。     

可编程开关电容滤波器时钟产生电路的程控调节

针对使用可编程开关电容滤波器过程中出现的时钟产生电路的程控调节问题，通过理论分析和实验研究，提出了一个以ＭＡＸ０３８为核心的宽带可程控调节的频率合成器。     

PCI Express接口时钟产生电路的设计与实现

介绍了PCI Express接口时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真、版图设计.该时钟产生电路经过TSMC 0.13 μm 1 P8M CMOS工艺验证,工作电压为1.5 V.结果表明该时钟产生电路能够满足PCI Express接口的要求.     

一种高速时钟电路的设计

本文基于DDS和PLL结合的频率合成方案，利用DDS芯片AD9852和集成锁相环SY89421，论述了一种输出频率为0.1Hz—200MHz的高速时钟电路的设计，就时钟电路硬件设计实现原理和软件编程进行了详细论述。     

万兆以太网时钟产生电路设计

给出了基于 0 .2 um Ga As PHEMT工艺的 10 GHz单片频率综合器的系统模型、电路结构、性能分析、版图设计以及仿真结果 ,并简单介绍了工艺特点。整个芯片由压控振荡器、分频器、鉴相器以及低通滤波器组成。在 ADS软件下的仿真结果表明 :芯片采用 3 .3 V单电源供电 ,总功耗为 40 0 m W,输出功率为 -15 d Bm,工作频率 9.5 GHz～ 11.0 GHz,相位噪声 -95 d Bc/Hz@1MHz,输出信号的峰峰值抖动约为 2 ps。整个芯片面积为 1.2 5× 1.3 5 mm2 ,适合作为万兆以太网的时钟产生电路     

一种高精度温度补偿型实时钟电路

设计了一种与环境温度变化无关、输出时钟频率保持恒定的温度补偿实时钟电路,可实现宽温度范围内(-40~85℃)时钟精度小于±5×10-6,即年累计计时误差小于2.5 min。该电路内置32.768 k Hz音叉型石英晶体振荡器,内置温度传感器可以定时检测器件温度,采用模拟和数字校准等温度补偿的方法可大幅度提高温度补偿精度和范围。该电路出厂时已经完成全温度范围内的温度校准,客户可直接使用。     

一种占空比可调的两相非重叠时钟发生器

本文通过调谐压控振荡器输出信号的占空比,直接产生了两相非重叠时钟信号。这一设计集振荡信号发生与非重叠时钟产生于一身,突破了传统标准电路的设计思路。本项工作获得了20%~80%的信号占空比可调范围,同时还实现了两相信号之间不重叠时间间隔的可调谐。利用SMIC 0.18μm 1P6M CMOS工艺,所需电源电压为1.8V,整个电路仅需30个晶体管。     

LCD驱动控制时钟电路的设计

介绍了一种用于STN LCD（超扭曲液晶显示）驱动控制芯片的时钟产生电路。该电路能方便地实现片内时钟的精确产生,其特点为片内产生基准电压源。振荡频率在一定的范围内与电源电压无关,可满足移动通信的需要。该电路有一定的温度补偿功能,输出矩形波的占空比可调,并且设有数字开关,可以在需要的时候切断整个电路,使该模块的功耗降为零。     

新型大频差可调谐双频激光器

提出了一种新型大频差可调谐及双频激光器。利用LD端面泵浦Nd:YAG微片，将液体压强通过传递膜片加到晶体径向上，由于应力双折射效应，此微片激光器纵模发生分裂产生频差，理论分析和实验表明，此频差与施加的压强成正比关系，通过改变压强即可实现频差调谐。实验中获得了良好的频差与所加压强的线性调谐关系，并得到了约3.4GHz的巨大频差。     

计算器时钟切换及自动关断电路的分析与改进

时钟切换和自动关断是新一代计算器集成电路档器芯片快慢时钟切换电路,详细分析了计算器的两种关断途径,在此基础上设计了一种新的关断电路.给出了这两种电路的仿真结果,证明了改进电路的正确性和高效性.     

一种适用于NRZ数据的时钟数据恢复电路

提出了一种基于传统电荷泵锁相环结构的时钟数据恢复电路.采用一种适用于NRZ数据的新型鉴频鉴相器电路,以克服传统鉴频鉴相器在恢复NRZ信号时出现错误脉冲的问题,从而准确地恢复出NRZ数据.同时,对其他电路也采用优化的结构,以提高时钟数据恢复电路的性能.设计的电路可在1.1 V超低电压下工作,适合RF ID等需要低电压、低功耗的系统使用.     

10Gb/s CMOS时钟和数据恢复电路的设计

介绍了利用0.18μmCMOS工艺实现了应用于光纤传输系统SDHSTM-64级别的时钟和数据恢复电路。采用了电荷泵锁相环(CPPLL)结构,CPPLL中的鉴相器能够鉴测相位产生超前滞后逻辑,采样数据具有1∶2分接的功能。振荡器采用全集成LC压控振荡器,鉴相器采用半速率的结构。对应于10Gb/s的PRBS数据(231-1),恢复出的5GHz时钟的相位噪声为-112dBc/Hz@1MHz,同时10Gb/s的PRBS数据分接出两路5Gb/s数据。芯片面积仅为1.00mm×0.8mm,电源电压1.8V时功耗为158mW。     

非接触式IC卡电源产生电路原理与设计

文中所述电源产生电路是针对非接触式IC卡而设计,是卡内RF接口电路的关键技术.它在卡的正常工作距离(＜10 cm)内,对从读卡器耦合的电磁波信号进行整流、滤波、稳压,从中获得持续稳定的直流工作电源电压,以维持卡内电路正常工作需要.并采用1.2 μm工艺模型,用Hspice对电路进行模拟,可以得到3.5 V的直流工作电源电压,成功解决了非接触式卡内没有电源系统,需要由读卡器通过无线方式供电的问题.     

一种用于622 Mb/s光纤通讯的时钟恢复电路

提出了一种用于622Mb／s光纤通讯系统的时钟恢复电路。该电路采用改善的正交相关器结构，以改善传统的锁相环捕获范围窄、因环境噪声干扰而失锁的问题。同时，很好地解决了数据恢复电路中时钟和数据的校准问题。压控振荡器(VCO)采用全差分和延时插入技术，以抑制电源和衬底噪声，提高振荡频率范围。该电路采用2μm双板型工艺，在3．3V电压下工作，用Cadence软件进行模拟，捕获时间小于16μs，输出时钟抖动小于0．005UI。     

一种应用于非接触智能卡锁相环连续时钟电路

本文针对13.56MHz非接触智能卡芯片(符合ISO/IEC14443 type A协议标准)特殊应用,实现一种基于锁相环结构的连续时钟电路。电路在载波存在或丢失情况下,均能提供稳定准确的时钟频率,连续时钟电路输出13.56MHz时钟,功耗60μA,面积为165X150μm2。芯片经过SMIC 0.18μm eFlash工艺流片验证,测试表明在协议规定的1.5A/m-7.5A/m场强范围,各种交互波形情况下,芯片均工作正常。