基于FPGA的PRBS伪随机序列的实现与研究

首先描述了伪随机序列的原理特性和生成方法，然后分析应用FPGA来实现伪随机序列的原理，并且详细讲述PRBs数据流的产生和检测的实现方法，利用FPGA器件的特殊结构，非常有效地节约了逻辑资源。然后利用仿真软件对设计进行了实现和验证。对于如何检测伪随机序列，提出两种不同的检测方法，做出比较并分析其利弊，最后指出伪随机序列的使用范畴。     

基于FPGA实现扩频码的捕获

通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。     

DVB-T中伪随机序列扰码器的FPGA实现

伪随机序列在伪码测距、导航、数字数据扰乱器、噪声产生器、通信加密中有着广泛的应用。在这些实际应用中,常常利用现场可编程门阵列（FPGA）来产生伪随机序列,这便于系统设计和测试的实现。针对数字地面电视广播（DVB-T）标准,以线性反馈移位寄存器电路为基础,设计了一种并行伪随机序列产生方法,该方法简单而高效地实现DVB-T系统码流数据的扰码。实验结果表明,MATLAB扰码算法结果与FPGA扰码模块仿真结果和硬件实现结果一致,该设计方法切实可行。     

基于FPGA的多路伪随机序列发生器的设计与实现

传统伪随机序列构成优选对的数目较少,在码分多址系统中的应用受到限制。利用GW48实验平台和QuartusⅡ软件,采用有限域法寻找m序列优选对,以及采用自顶向下的设计方法,设计了一种基于FPGA的多路伪随机序列发生器,即G0LD序列发生器。实验测试结果表明该GOLD序列发生器具有良好的自相关性和互相关性,可广泛应用于通信、密码学、雷达、流媒体处理等领域。     

直接序列扩频系统中伪码同步的FPGA实现

针对直接序列扩频(DS-SS)系统中,需要精确伪码(PN码)同步这一难题,给出了一个基于FPGA的实现方案,并对其进行了时序仿真及和硬件调试,结果表明电路工作正确可靠,能满足设计要求.     

基于m序列同步的FPGA实现

在通信系统中,同步问题是实现信号正确解调的关键技术之一。为实现同步,提出了一种基于m序列的同步方法。该方法首先对接收信号进行差分相干解调得到解调序列,然后对解调序列与本地m序列同或运算后的结果按位求和,最后通过和值与门限的比较判断是否同步。其中同或求和操作避免了复杂的相关处理过程,运算速度快并节约了硬件资源。整个过程的实现基于Xilinx公司的Spartan 6系列FPGA平台,仿真调试表明该方法能够准确同步且稳定度高。     

基于FPGA的伪随机序列发生器设计

讨论了应用移位寄存器在Altera的FPGA芯片中实现线性和非线性伪随机序列的方法,该算法基于m序列本原多项式来获得线性m序列和非线性m子序列移位寄存器的反馈逻辑式。文中给出了以Altera的Quartus II为开发平台,并用VHDL语言实现的m序列的仿真波形。     

基于FPGA的快速匹配滤波器

该文介绍了一种快速匹配滤波器的设计方法,并给出了一个31阶匹配滤波器的例子及在MAX+PLUSⅡ10.0环境下的仿真结果。     

伪随机序列原理

伪随机序列原理周师亮在付费电视加解扰系统中伪随机码（序列）和加密算法是两大主要核心技术。伪随机码在其他领域特别是通信方面早已得到广泛应用，但在电视技术中还是一个较新的课题，许多电视工作者对它不熟悉。当前，付费电视加解扰产品正在蓬勃兴起，而一般厂商的产...     

伪随机序列和阵列的分层高速生成

本文提出了一种新型的高速生成为伪随机序列的伪随机阵列的分层结构。该结构的原理是基于一种新的概念－多次插排，它是一般的序列插排的推广。该结构的核心是一个低速的线性反馈移位寄存器的一些分层排列的高速时分多路器。这种新的结构比作者以前提出的各种生成结构的生成速率都要高得多。     

混沌伪随机序列和数字语音保密通信

本文提出了对混沌数据进行适当处理产生伪随机序列用于数字语音保密通信的方法,并对该序列进行了抗破译能力分析及随机性测试。通过计算机模拟实验实现数字语音的保密通信,取得了满意的结果。     

扩频通信中伪随机序列的捕获

１伪随机序列捕获的方法伪随机序列捕获的方法可分为串行搜索法和并行判决法两种。１．１串行搜索法串行搜索捕获是在本地伪随机序列和接收伪随机序列不同步的情况下，调整本地序列相位，逐一进行试验，直到发现某本地序列相位和接收序列相位基本一致为止，如图1所示。假设扩频系数为M，每码片两个采样时，需要进行2M次试验,则每次试验费时为伪随机序列一个周期的时间，即一个符号的时间。也就是说，在其它参量已同步且检测到无错误时，最多需要2M个符号后，才能对伪随机序列实现捕获。串行搜索捕获是以输入数据中伪随机序列相位为参考，…     

基于CPLD的伪随机序列发生器

本文介绍了一种利用：EDA技术，在Altera的MAX 7000S系列芯片上实现的伪随机序列发生器，为产生低成本的电子系统测试信号提供了一种简单易行的方法。     

截断伪随机序列的统计特性

讨论了直接序列扩频(DSSS)系统中常用的伪随机码的统计特性。分析了截断m序列、Gold序列的统计性能。m序列、Gold序列在截断使用时,它们的统计特性与原序列的周期统计特性可比拟。     

应用LMS自适应滤波器实现直接序列扩频系统伪码同步

在直扩系统中,伪随机序列的同步必须在数据解调判决前完成。介绍了一种新型的同步方法,这种方法利用LMS自适应滤波器来检测收发端的码延迟,具有比传统的相关检测更优良的性能。更重要的是,这种方法根据稳定后的滤波器工作特性,可直接实现PN码的跟踪,不需要额外电路。     

伪随机序列和阵列的分层高速生成

本文提出了一种新型的高速生成伪随机序列和伪随机阵列的分层结构。该结构的原理是基于一种新的概念多次插排,它是一般的序列插排(采样)的推广。该结构的核心是一个低速的线性反馈移位寄存器和一些分层排列的高速时分多路器。这种新的结构比作者以前提出的各种生成结构的生成速度都要高得多。     

m序列与Gold序列比较

作为扩频通信中常用的伪随机序列，m序列与Cold各有各自的特点，但同时也存在一些不同，现从基本原理、性能和构造方法出发，着重比较了两者在性能方面的区别，并对两者的相关性用MATLB进行了仿真。     

一种基于调制m序列的直接序列扩频信号调制方法

为提高直接序列扩频通信系统的频谱利用率,该文提出在m序列周期等于信息比特位宽整数倍情况下的直接序列扩频信号——调制m序列的信号调制与解调方法(m-DSSS).首先结合调制m序列相关性数值仿真结果验证m-DSSS信号捕获可行性,然后根据信息比特的排列组合情况,设计一种基于多通道的m-DSSS信号调制和解调方法,并对m-DSSS信号通过加性高斯白噪声信道后的抗干扰能力建立数学模型.最后在相同频谱利用率条件下,与码移键控(CSK)调制方式进行了仿真对比试验.仿真结果表明,m-DSSS信号不仅比CSK信号具有更低的副峰,且当载波采用BPSK调制时,m-DSSS还可通过判断极性来辅助信号捕获,在误码率优于1e-3条件下,m-DSSS信号比CSK信号有2?dB以上优势,验证了m-DSSS调制用于直扩系统的可行性.     

基于FPGA的m序列发生器实现

讨论了应用移位寄存器理论实现基于FPGA的伪随机序列发生器的方法,通过理论分析给出了m序列本原多项式与m序列移位寄存器反馈多项式间的关系。同时给出了运用VHDL语言编程,并以Altera的QuartusⅡ软件为开发平台的m序列的仿真波形。