三值FPRM电路极性间转换算法及其在面积优化中的应用

通过对三值FPRM(Fixed-polarity Reed-Muller)展开式和四值列表技术的研究,提出了一种三值FPRM电路极性间转换算法,并将其应用于电路面积优化.首先根据四值RM(Reed Muller)逻辑多项式系数的计算方法,推导出三值FPRM展开式极性间系数转换算法;然后利用该算法,结合三值模代数特点以及电路面积估计模型,沿非循环格雷码极性遍历路径进行三值FPRM电路面积最佳极性搜索,得到面积最优的FPRM电路.最后对8个MCNC基准电路进行测试,结果表明：与0极性Reed-Muller电路相比,三值FPRM电路的面积平均减少56.2%.     

基于SMPSO算法的三值FPRM电路延时优化

n输入变量的三值FPRM电路存在3n个不同极性及其对应的函数展开式. 通过对三值列表转换技术以及三值FPRM逻辑表达式的研究, 并结合自适应变异粒子群算法提出一种三值FPRM电路延时优化解决方案. 首先根据三值FPRM逻辑表达式的特征建立延时估计模型; 然后结合三值列表转换技术和SMPSO算法, 对三值FPRM电路延时进行优化; 最后采用PLA格式的MCNC Benchmark电路进行算法测试. 结果表明: SMPSO算法相比于穷尽算法的优化效果更佳, 电路的延时和面积平均节省11.6%和18.6%.     

基于逻辑复合门映射的电路面积优化

提出了一种基于复合门映射的电路面积优化方法.该方法首先通过BDD结构的拆分将待优化的逻辑电路转化为由二输入基本逻辑门组成的多级逻辑网络,然后利用复合门搜索和等效转换算法将逻辑网络中适合复合门实现的子结构用相应的复合门替换.提出的优化算法用C语言编程实现,并用MCNC电路进行了测试.测试结果表明,相比于ABC和BDS软件结果,经算法优化后,电路的节点数可分别减少约37%和29%.     

基于DNSGA-Ⅱ算法的三值FPRM电路面积与功耗优化

针对三值FPRM电路面积与功耗综合优化问题,提出一种基于差分非支配排序遗传算法(Differential Non-dominated Sort Genetic Algorithm Ⅱ,DNSGA-Ⅱ)的最佳极性搜索方案.首先在DNSGA-Ⅱ算法中,随机抽取种群个体进行高斯变异而产生变异群体.从Pareto非劣解集和变异群体中抽取父代进行二项式交叉产生子代群体,从而维持算法的多样性.然后,结合DNSGA-Ⅱ算法与三值FPRM电路极性转换技术和低功耗技术,搜索电路面积与功耗的最佳极性.最后对MCNC Benchmark电路进行测试,与GA和NSGA-Ⅱ算法搜索到的结果相比,DNSGA-Ⅱ算法获取的最佳极性电路功耗平均减小19.53%和15.08%,面积平均节省9.01%和6.05%.     

基于虚拟单元映射的电路面积优化算法

相比较于标准单元库映射,library-free映射中采用的动态生成的虚拟单元,具有更大的灵活性,因而在电路面积优化上往往可以取得更好的效果.本文提出的基于虚拟单元的面积优化算法包括面积估算和覆盖策略两部分.在面积估算上提出了基于n元树和逻辑努力的虚拟单元的CMOS电路实现及面积估算方法.在覆盖策略上提出了一种带有局部寻优策略的离散粒子群优化算法.MCNC测试电路的实验结果表明,相比较于标准单元库映射,对于绝大多数电路,本文给出的算法可以使电路面积得到进一步的优化.     

硬件木马电路检测技术及发展趋势

随着集成电路产业链的全球化,硬件木马电路(HTH)日益成为潜在的威胁.木马电路的隐蔽性、多样性和植入层次的丰富性给木马电路的检测造成了困难.现有HTH检测方法多数通过测量比较功耗、时延等侧信道信息的方式展开,这些方法都需要存在基准设计.通过比较现有不同层次检测方法的特性,提出了HTH检测领域的发展趋势：注重高层次设计的检测、不同检测方法的效果衡量以及容忍工艺误差和测试噪声等干扰因素的更准确检测技术.     

基于混合技术的时序电路等价性验证

时序电路的等价性验证比组合电路更复杂,尤其是状态变量多的电路;一种有效方法是通过寄存器匹配,将部分时序电路验证转化为组合电路验证问题,降低验证的复杂度.因此,提出了一种结合多种方法的时序电路等价性验证算法,该算法结合随机仿真、局部BDD、寄存器匹配以及状态遍历.算法中的随机仿真和寄存器匹配技术能对寄存器作快速匹配,局部BDD技术减少了内存爆炸的可能,状态遍历可对电路进行最后的输出验证.实验结果表明：此算法能更快对电路进行验证.     

基于近似计算技术的FPRM逻辑功耗优化

提出了一种基于近似计算技术的FPRM逻辑功耗优化的算法, 该算法包括基于信号概率和跳变密度的固定极性Reed-Muller(Fixed Polarity Reed-Muller, FPRM)函数动态功耗模型, 基于遗传算法的以功耗优化为导向的RM逻辑极性搜索方法, 以及利用双锐积运算的RM逻辑错误率计算方法. 在错误率的约束下, 通过有选择性地删减部分乘积项, 实现功耗优化. 提出的算法用C语言实现, 并用MCNC Benchmark电路测试. 结果表明: 与原始FPRM电路功耗相比, 在平均错误率为3.21％时, 电路动态功耗平均减少了22.77％.     

基于模糊遗传算法的XNOR/OR展开式最小化研究

提出一种改进的模糊遗传算法用于求解XNOR/OR展开式最小化问题. 在算法进化过程中,采用模糊规则对交叉率和变异率进行修正, 以提高算法的收敛速度, 并在一定程度上抑制了局部收敛现象的发生. 并采用8个MCNC Benchmark电路对该算法进行测试, 结果表明: 所提算法具有较好的优化效果和较高的收敛速度.     

具有窄脉冲指示的通用逻辑探头电路研究

逻辑探头可用来确定数字电路各个端点的状态是高电平还是低电平 ,是未定义电平还是开路 . 本文归纳了以往逻辑探头电路存在的缺点 ,并在讨论通用逻辑探头电路设计原则的基础上 ,提出了一种具有窄脉冲指示的通用逻辑探头电路 .与现有产品相比 ,该电路不仅能适用于各种数字电路的测试 ,而且还具有比较理想的电气性能与简单的电路结构 .     

基于布尔偏导数的组合电路双故障检测的新方法

分析了布尔偏导数与布尔差分的关系，给出了基于布尔偏导数的组合电路双故障测试集的方程，引入了奇集合的概念．在此基础上提出了基于布尔偏导数的组合电路双故障检测的新方法．实例表明该方法具有思路清晰、操作简单及易于掌握的优点．     

基于信号行为的二值组合电路冒险检测

数字电路中的冒险现象不仅会导致电路的误操作,而且消耗了能量、增加了操作时间,因此在电路设计中冒险的检测非常重要．文章介绍了信号行为四值模型的基本概念,并进一步提出了基于信号行为四值逻辑的二值组合电路冒险检测方法．此方法与传统的冒险检测方法相比更直接,而且可以同时检测出电路的静态冒险和动态冒险．     

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.     

高阶动态电路的Matlab仿真

求解动态电路一般是列微分方程,解微分方程.但高阶或复杂的电路,用求解微分方程的方法比较困难,所以对于高阶及复杂的动态电路的分析多用运算法求解.运算法的方程是符号＂S＂的函数,本文介绍了用Matlab软件解符号方程的方法,并给出了仿真图.     

三值绝热门控串行数值比较器设计

通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.     

工程图纸中字符提取和组合的新算法

工程图纸的扫描转换处理是CAD/CAM 领域急待解决的一个重要难题.图纸中通常包含了大量的字符, 提取并识别这些字符, 是图纸处理中的关键组成部分.本文分析了现有的字符提取方法的不足, 详细描述了一个新的提取算法, 并且给出了算法在图纸扫描转换中的一个实例, 实例表明, 该算法具有快速、高效和可靠的特点.     

四值施密特电路设计

本文分析了四值施密特电路工作过程中的时序特征,导出了相应的特征方程,并利用时序电路的设计方法,提出了两种四值施 特电路的设计方案,基于TTL技术设计的四值施密特电路已用PSPICE模拟证明了具有理想的施密特电路功能,讨论表明四值施密特电路的特征方程及电路的逻辑结构与对二值施密特电路及三值施密特电路讨论的结果相同,由此发现各种基的施密特电路具有共性。     

程控数字交换机计费系统电路设计

针对实际的程控数字交换机计费系统，设计了一种在计算机和程控数字交换机之间进行并行通信的接口电路．该接口电路由大规模集成电路器件构成．对其硬件电路组成及工作原理作了较为详细的阐述，对计算机数据接收程序的设计也作了必要的说明，并给出了程序流图．     

基于状态转换图的555单稳态触发器设计方法

提出555时基电路的输出信号与输入信号之间具有时序特征.根据反映时序特征的状态转换图及单稳态触发器的工作特点,系统地研究了555单稳态触发器的设计方法,分析了外加触发信号的输入方式、电平幅度、持续时间要求、RC电路定时单元的接法及电容的充放电过程,并发现了一些新的设计方案.Multisim仿真及实际硬件验证证明了所提出设计方案的正确性.