一种基于开关电容的带隙基准电路

设计了一种基于开关电容的新型带隙基准源。该基准源利用开关电容放大器，减小运算放大器输入失调电压的影响，同时，采用基极电流消除技术和虚拟开关管，减小PTAT电压的误差，以及开关管断开时带来的寄生效应。仿真结果表明，该基准源电路具有良好的温度系数和线性调整率，属于离散时间带隙基准。     

一种连续输出的小失调开关电容带隙基准源

An improved switched-capacitor bandgap reference with a continuous output voltage of 1.26 V has been implemented with Chartered 0.35-μm 5-V CMOS process. The output offset voltage, induced by non-ideal characteristics of operational amplifier and bias current generator, is suppressed by the proposed sample-and-hold circuit and self-bias technique. Experimental results show that the proposed circuit operates properly under a supply voltage varying from 3 to 5 V. The measured temperature coefficient is 112 ppm/℃ and the power supply rejection ratio of output voltage without any filtering capacitor is -40 dB and -33 dB at 100 Hz and 10 MHz, respectively.     

一种带有失调消除电路的带隙基准设计

设计一种带有消除失调电压的带隙基准源。采用NEC的0.35μm 2P2M标准CMOS工艺,在Cadence Spectre环境下进行设计和仿真。该电路比传统的带隙基准电路具有更高的精度和稳定性。带隙基准的输出电压为1.274 V,在3~6 V的电源电压范围内基准电压随输入电压的最大偏移为0.4 m V;在-55~125℃的温度范围内,基准电压随温度的变化为4 m V,产生的偏置电流基本上不受电源电压的影响,而与温度成线性关系。该电路以增加芯片功耗和面积为代价,消除失调电压对电路的影响。基准电压电源抑制比可达到85 d B。     

一种开关电容带隙基准电压源

设计了一款高精度、低线性调整率的开关电容带隙基准电压源。分析了NMOS开关高温漏电流对基准输出电压精度的影响,提出了一种高温漏电补偿电路。偏置电路采用多个共源共栅结构的电流镜,增大了从电源到输出的阻抗,降低了基准电压的线性调整率。利用虚拟管抵消了开关关断时带来的沟道电荷注入效应和时钟馈通效应,提高了基准输出电压的精度。该电路基于0.35μm CMOS工艺设计,仿真结果表明,基准源能稳定输出1.1 V电压,建立时间为5.9μs;在-55～125℃,温度系数为1.38×10^-5/℃;27℃下,在2.7～5 V电源电压范围内,线性调整率为0.9 mV/V;电路总静态电流为35.1μA。     

一种基于开关电容的基准电压源

提出了一种基于开关电容的基准电压源,其输出基准电压低于1.25 V。通过增加输出级电路,保证了连续时间内输出稳定的基准电压。采用开关电容电路消除了运放输入失调电压的不利影响。采用SMIC 0.13 μm EEPROM工艺进行了流片,电路面积为0.007 mm²。测试结果表明,该基准电压源在常温下输出的基准电压为820 mV,在1.1~1.7 V电源电压范围内的电压调整率为2.336 mV/V,在-40 ℃~80 ℃范围内的温度系数为6.75×10-5/℃。     

连续输出全集成开关电容带隙基准电路

本文提出了一种新型的开关电容带隙基准电路。电路采用双通道开关电容求和电路,能够连续输出基准电压,同时采用输出缓冲电路降低电压过冲,无需片外滤波电容。本设计采用NEC 0.35μm CMOS工艺,使用Hspice仿真软件对电路进行仿真。仿真结果表明:在典型参数情况下,该电路能够连续输出过冲为50μV的基准电压,在-20℃～80℃范围内,其输出电压的温度系数为15.4ppm/℃。     

一个150-nA，13.4-ppm/°C的开关电容型CMOS亚带隙基准电压源

本文利用Chartered 0.35-µm 3.3-V/5-V双栅混合信号CMOS工艺设计了一个纳瓦级开关电容型CMOS亚带隙基准电压源。本电路产生一个精准的1-V亚带隙基准电压。其输出电压在-20 °C至80 °C之间的温度系数为13.4 ppm/°C。本电路的最低工作电压为1.3 V,且在室温下的平均偏置电流为150 nA。输出电压的线性调整率为0.27%/V。输出电压在100 Hz和1 MHz下的电源抑制比分别为-39 dB和-51 dB。芯片的面积为0.2 mm2。     

一种带有数字修调的高精度带隙基准电路

采用一种具有较高固有精度的带隙核心结构,设计了一种应用于开关电源芯片的带数字修调的高精度带隙基准电路。通过对传统Brokaw基准结构进行改进,提出了一种新型的带隙基准核心电路,使得由于失配导致的基准电压变化从6.4 mV减小到3.4 μV,提高了带隙基准的固有精度。基于CSMC 0.5 μm BCD工艺对电路进行仿真,结果表明,在－40 ℃~120 ℃的温度范围内,基准的温度系数为5.2×10－6/℃,电源抑制比分别为－167.5 dB@dc,－89.6 dB@1 MHz。     

一种高精度能隙基准电压电路

在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0～ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0～ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7～ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。     

低失调二阶曲率补偿的带隙电压基准源设计

基于斩波运算放大器的曲率补偿CMOS带隙电压基准源电路,采用了折叠式的一阶放大器,较二阶结构线路简单,功耗低,版图面积小,并能很好地满足增益要求.采用二阶电流补偿进行曲率补偿,使带隙电压基准源能达到更好的温度系数,且系统稳定.应用0.5μm CMOS Spice模型进行了运算放大器和带隙电压基准源的电路仿真,输出电压为1.17V,在-20℃至120℃温度下,温度系数为4.7ppm/℃.该基准电压可根据工艺和内部电阻元件选取的不同获得不同电压值,其温度范围能够满足实际工作环境的需要.     

A Continuous Time Auto-Zero Offset Compensated Switched Capacitor Integrator

A continous mode CMOS switched capacitor integrator with almost zero offset is presented. The offset is compensated using an auto-zero technique and proper circut elements have been used to attenuate disturbances due to charge injection and clock feedthrough. The circuit includes two parallel paths which operate alternately in order to integrate in one path while compensating the offset in the other path. The circuit is capable of removing the offset voltage and its integral, and many other spurious signals at the output. The designed integrator has an initial offset of about –250 V which raises to an amount of about –400 V after one second of integration.     

一种高精度的CMOS带隙基准源

设计了一种二阶温度补偿带隙基准源,为了提高电源抑制比,设计中采用了与全局电压保持相对无关的局部电压作为带隙核心的工作电压,并且使用PN结串联的结构,以减小运放失调电压的影响。整个电路采用TSMC 0.18μm CMOS工艺实现,使用HSpice仿真器进行仿真,仿真结果证明此基准电压源具有很高的电源电压抑制比和较低的温度系数。     

一种高精度易扩展的分段线性补偿带隙基准源

提出了一种电路结构简单的分段线性补偿方法.不同分段子区间复用一个PTAT电路架构,通过调节外部增加的较少其它电路参数来实现多个补偿电流,采用该复用方法,增加一次分段区间,仅需增加5个MOS管、一个BJT和一个电阻.与一般的分段线性补偿电路相比,所需的MOS器件和BJT器件大大减少了,易于扩展.将该电路应用于一款Boost升压芯片的带隙基准源中,在-40~120℃的温度区间分三个子区间进行线性补偿,采用JAZZBCD05 2P3M BiCMOS工艺实现,仿真结果表明,在整个温度范围,温漂可达到5.85×10-7/℃,实现了很高的精度.     

一种低压带隙基准源启动电路

电流模带隙基准源(CMBGR)在低电源电压电路中得到广泛的应用,但其启动行为仍值得关注。在启动电路不可靠的情况下,CMBGR会导致芯片失效,使得成品率下降。在分析CMBGR的启动和多个工作点问题后,提出一种只有两个稳定工作点的CMBGR,可通过监测电路状态和控制启动电路的充电来解决简并点问题。采用0.13 μm CMOS工艺,对提出的GMBGR电路进行设计与仿真。仿真结果表明,该电路产生的参考电压小于1.25 V,在－25 ℃~125 ℃之间的温度系数为4.7×10-6/℃,具有良好的启动性能。     

一种基于斩波调制的低压高精度CMOS带隙基准源

实现了一种适用于SOC的低压高精度带隙基准电压源设计。利用斩波调制技术有效地减小了带隙基准源中运放的失调电压所引起的误差,从而提高了基准源的精度。考虑负载电流镜和差分输入对各2%的失配时,该基准源的输出电压波动峰峰值为0.31 mV。与传统带隙基准源相比,相对精度提高了86倍。在室温下,斩波频率为100 kH z时,基准源提供0.768 V的输出电压。当电源电压在0.8 V到1.6 V变化时,该基准源输出电压波动小于0.05 mV;当温度在0°C到80°C变化时,其温度系数小于12 ppm/°C。该基准源的最大功耗小于7.2μW,采用0.25μm 2P 5M CM O S工艺实现的版图面积为0.3 mm×0.4 mm。     

一种高输入电压高PSRR的带隙基准电路设计

在高压宽输入范围的芯片中,高压电源一般不直接作为带隙基准电路的电源。传统方案采用齐纳二极管加源随器将高压输入转换为低压电源,为带隙基准供电,然而低压电源波动过大,降低了带隙基准的PSRR。电源由反馈环路产生,可以提供高PSRR性能。文章提出了一种输入电压范围为5～65 V,通过闭环负反馈产生低压电源和1.2 V基准电压的带隙基准电路,适用于宽输入电压芯片,如Buck、电机驱动或模拟ASIC芯片。该带隙基准电路的电源是将自身产生的电流流经PMOS,由PMOS的V_GS确定。因此低压电源不随输入电压变化,线性调整率极低。该电路由预处理电路、启动电路和带隙基准电路组成,采用负反馈稳压设计,不使用齐纳二极管,不引入额外的掩膜层,降低了电路成本。在CSMC 0.25μm BCD工艺下,基准电压线性调整率低至0.000 091%,输入电压在5～65 V范围内基准变化小于1μV,低频PSRR为-160 dB@100 Hz,温度系数为2.8×10^-5/℃。     

一种CMOS工艺低电压带隙基准源

基于0.18μm CMOS工艺,设计了一种低电源电压的带隙基准源.该带隙基准源电路采用非线性温度补偿,具有很高的温度稳定性.Hspice仿真结果显示,电源电压最低为1.2V时,在-40～135℃的温度范围内,输出电压在556.03～556.26mV之间变化,平均温度系数约仅为2.36ppm/℃,电源电压抑制比可达到90dB.     

一种基于横向PNP管的低失调CMOS带隙基准源

基于横向寄生PNP管,提出了一种新颖结构的低失调CMOS带隙基准源。该带隙能够降低运放失调电压和镜像电流对基准电压的影响,提高带隙抗工艺失调的能力。仿真结果表明,基准电压为1.228 0V,在-40℃~125℃,典型偏差小于2.7mV,温度系数为13.9ppm/℃。该带隙具有较好的工艺稳定性,在各工艺角情况下,失调电压小于±25.3mV,比传统带隙相对精度提高了3.3倍。最后,基于0.35μm CMOS工艺实现了该电压基准源。