面向VLSI实现的实时自适应滤波算法

本文提出了一种面向ＶＬＳＩ实现的复数域递推最小二乘算法，算法中所有的运算都映射到一个全由ＣＯＲＤＩＣ单元组成的脉动阵列并行处理结构中。该阵列可直接对数据矩阵进行线性约束的自适应滤波而避免了复杂的滤波器复权系数求解。本文还介绍了为该算法设计的超大规模专用集成电路芯片，利用该芯片可组成数据采样率为２ＭＨｚ的可重构的实时自适应滤波器。     

媒体处理器的视频滤波考虑

以往,在医用、工业和军事系统中进行实时视频或图像分析时,设计师通常需要采用昂贵的专用处理器。但随着定点、高性能嵌入式媒体处理器的出现,使低成本的实时图像处理成为可能。为了开发高效的算法,产品设计工程师需要充分利用这些处理器所提供的体系结构特点。本文讨论了数字图像滤波算法能够如何利用嵌入式媒体处理器体系结构的多媒体特性。该Blackfin处理器的特点和指令集可用作一个参照,但是同样的概念通常也适用于其他高性能媒体处理器。     

双三次卷积模板插值算法的FPGA实现

为了能在硬件上实现高质量、高效果的视频图像缩放、旋转等,文章研究分析了双三次插值算法的实现,对双三次插值计算进行离散化,得到相应的计算模板,简化计算过程。提出了一种在FPGA上实现双三次卷积模板算法的方法。实验结果表明:该算法的缩放效果优于双线性插值算法,略低于双三次插值算法,但计算性能上明显高于双三次插值算法。双三次卷积模板插值算法是一种能够在有限的资源上实现较好效果的插值算法。     

视频处理芯片中的高速帧存储器接口设计

在视频处理应用芯片的VLSI实现中，帧存储器接口的设计是改善视频带宽，送还和片上缓存面积和降低功耗的关键，文章采用SDRAM作为片外的帧存储器，提出一种新的帧存储器接口体系结构及称之为“被动呼唤”方式的设计策略。该体系结构及设计策略在确保片上缓存面积的减少同时，利用SDRAM的特征，采用排位及地址映射等技术，有效地改善视频带宽，降低芯片功耗及存储器存取功耗，该设计已实现应用于采用0．35微米CMOS工艺的DTV后处理芯片中。     

基于快速滤波算法的卷积神经网络加速器设计

为减少卷积神经网络(CNN)的计算量,该文将2维快速滤波算法引入到卷积神经网络,并提出一种在FPGA上实现CNN逐层加速的硬件架构。首先,采用循环变换方法设计行缓存循环控制单元,用于有效地管理不同卷积窗口以及不同层之间的输入特征图数据,并通过标志信号启动卷积计算加速单元来实现逐层加速;其次,设计了基于4并行快速滤波算法的卷积计算加速单元,该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。利用手写数字集MNIST对所设计的CNN加速器电路进行测试,结果表明：在xilinx kintex7平台上,输入时钟为100 MHz时,电路的计算性能达到了20.49 GOPS,识别率为98.68%。可见通过减少CNN的计算量,能够提高电路的计算性能。     

一种简化卷积模板的抗噪型边缘检测算法

针对传统Sobel算法在边缘定位精度不高、抗噪性能差以及提取边缘较粗等不足,提出一种简化卷积模板的抗噪型边缘检测算法。算法定义了水平方向、垂直方向、45°方向和135°方向的四个简化卷积模板计算图像梯度。在计算方向梯度时,先对参与梯度计算的像素点采用阈值法进行脉冲噪声判断,将灰度值在设定阈值范围内的点视为噪声点,采用3×3窗口进行中值滤波,然后参与梯度计算,对于非噪声点,用其原值计算梯度;对获得的梯度图像进行细化处理并提取边缘图像。仿真实验表明,文中算法提取的图像边缘较细、定位精度较高,而且对脉冲噪声具有较强的抑制能力,图像整体清晰、噪声边缘较少。算法在边缘检测效果及噪声抑制能力上均优于传统的边缘检测算法及小波模变换算法。     

适合于数字VLSI实现的指数相关联想记忆等效运算算法

适合于数字ＶＬＳＩ实现的指数相关联想记忆等效运算算法杨绿溪，王保云，何振亚（东南大学无线电工程系，南京２１００１８）自１９８２年Ｈｏｐｆｉｅｌｄ网络被用于联想记忆，人们一直在致力于研究新的高容量联想记忆神经网络，Ｒ．Ｍ．Ｇｏｏｄｍａｎ等人提出的指数相...     

基于同步并行结构的视频处理IP模块的VLSI设计

本文在讨论隔行视频信号的逐行处理算法的VLSI实现和视频信号的色度处理和色度空间转换的硬件实现基础上,针对视频信号处理实时性,并发性以及运算量大的特点,提出了基于同步并行流水线的VLSI结构.同时结合SOC的IP模块设计给出相应的硬件实现算法.该设计已基于0.35μm CMOS工艺标准单元库进行了综合验证.     

一种实时视频分辨率提升算法及其VLSI设计与实现

提出了一种适合硬件实现的实时视频分辨率提升算法并给出该算法的VISI硬件实现结构。本文根据图像空域内邻近像素多个方向的内容相关性并结合改进的中值滤波方法，得到一种基于图像最大相关性的自适应优化插值算法，有效改善了视频分辨率提升过程中所出现的图像细节模糊和边缘锯齿化等问题。算法已经在Xilinx FPGA平台上通过验证，实现了对视频信号的实时分辨率提升，结果表明该算法能有效提高图像清晰度和视觉效果。     

Unfolding算法实现的高速并行CRC电路的VLSI设计

文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路，提出了一种新的高速并行CRC电路，给出了推导过程，并对它的优缺点进行了讨论。     

AVS帧内预测算法分析及VLSI实现

文中提出了一种应用于AVS高清实时解码器的VLSI实现.分析了AVS帧内预测算法的特点,提出了一种所有亮度预测模式和前三种色度预测模式通用的运算单元,为第四种色度预测模式设计了独立的运算单元,并充分复用样本寄存器的方法,提高了资源利用率.该VLSI实现每个时钟周期输出8个预测数据,采用0.18 μmCMOS工艺库综合,电路规模为4.4万门,最高工作频率200MHz.     

基于模板卷积的平滑滤波在野值剔除中的应用

借鉴数字图像处理中基于模板卷积线性滤波方法的思想,提出了一种基于模板卷积滤波的野值剔除方法,从理论上分析了该方法的高精度性和高实时性.与其它方法进行了仿真比较,仿真结果表明,通过正确设置模板的长度和参数的大小能有效剔除测量数据中的野值点.     

OFDM系统同步算法研究及其VLSI实现

针对正交频分复用（OFOM, Orthogonal Frequency Division Multiplex）无线传输系统,提出并设计了一种适用于802．11a标准前导序列的同步算法。首先基于接收基带数据能量判断信道空闲状态,再计算数据归一化自相关值检测帧起始位置,最后利用基带数据与参考训练序列的互相关运算检测OFDM符号的起始位置,实现同步功能。算法的硬件实现采用移位加和流水线技术来提高系统的性能与效率。实践表明,所提算法能有效地实现同步并且硬件实现复杂度低,适合于超大规模集成电路（VLSI,Very LargeScale Integration）的实现。     

H.264视频编码器的VLSI实现

介绍了几种H．264硬件编码器及其特点,设计了支持1080i视频格式的H．264编码器,简介了运动估计、运动补偿等模块的设计要点,进行了VLSI实现。经FPGA验证与分析,整体设计占用逻辑资源较少,功耗约为850mW。     

一种改进的视频画质增强算法及VLSI设计

由于视频图像多样化,目前尚无较好的增强方法适应视频画质增强.本文提出了一种改进的数字视频画质增强算法,并进行了硬件电路的设计.与传统的基于直方图均衡的方法不同,首先在YUV色彩空间对输入图像的信息进行判断分类和对比度调整,然后对调整后的图像在RGB色彩空间下进行动态范围调整,并在HSV色彩空间下进行必要的亮度修正和色饱补偿.采用Verilog语言进行了算法的各模块电路设计,并在搭建的FPGA视频验证平台上进行了验证.实验结果表明,论文提出的画质增强算法能够适应各种不同场景的图像,处理后的图像明亮清晰、色彩逼真.     

DES加密算法的VLSI实现方法

简述了DES加密算法的发展历史和核心思想,并给出了一种VLSI实现方法.并且在数据通道中采用了流水线结构,这样的结构比软件实现有着更好的加密性能.文中着重介绍了DES算法中的S-Box,替换和迭代过程.     

Wimax系统双二进制Turbo码的译码算法及VLSI实现

设计了一款应用于World Interoperability for Microwave Access (Wimax)系统的双二进制Turbo码译码器.该译码器对传统Max-log-MAP译码算法进行改进,在增加很少计算复杂度下有效地补偿了传统算法中max计算带来的误差.此外,提出了一种低复杂度,适用于Wimax系统中所有Turbo码码长的通用交织器结构.仿真结果表明,改进的Max-log-MAP译码算法在误码率10-4下相对于传统算法获得了约0.35~0.4 dB的译码增益;提出的通用交织器结构明显降低了译码器的计算复杂度和面积,提高了系统的吞吐率.该译码器可以在200 MHz工作频率下得到20.91 Mb/s的吞吐率,完全满足Wimax系统数据率的要求.     

一种适用于高清视频解码的反离散余弦变换的VLSI实现

提出了一种面向视频处理应用的二维8X8IDCT(反离散余弦变换)处理器结构.该处理器设计利用了IDCT算法中的对称性,采用基于并行的乘累加器的结构加快处理速度.设计过程中对于有限位宽对运算结果误差及精度的影响进行了仿真与分析,并根据要求确定了运算位宽的优化值,在满足精度的条件下使芯片的面积开销最小.该处理器核的面积为48K逻辑门,能够在0.64μs内完成对一个数据块的运算,可以满足对高清晰度视频实时解码的性能需求.