基于RCSIMD的8192点FFT并行算法研究

文中提出了一种基于RCSIMD体系结构的8192点FFT的并行算法.该并行算法将8192数据分成连续64块,每块128个连续数据(存储在可重构处理元的局部存储器),采用RCSIMD可重构处理阵列完成块倒位序变换,块内只进行逻辑上的倒位序变换(倒位序过程隐含在配置数据中).这种数据存储和倒位序处理方法可以充分利用处理阵列通信网络和处理单元的能力.     

CTaiJi--新的粗粒度可配置计算结构研究

首先阐述了粗粒度可配置计算结构在进行数据处理时的特点。依据此特点，提出了CTaiJi粗粒度可配置结构，详细说明了结构中各个组成部分。在系统结构中，将环形结构与网格结构相结合，PEZ（处理单元组合）非常适合处理循环、条件语句。能够将循环、条件及简单算术运算集中于同一PEZ中实现，利于系统实现实时配置和提高PE（处理单元）利用率。介绍了常用的数字信号处理算法在此粗粒度可配置结构上的映射。     

基于XC6200的可重构处理器设计

本文讨论一种针对图像信息处理应用的可重构处理器设计与实现.该处理器采用DSP+FPGA的混合计算结构,既具有制造完成后的可编程性,又能提供较高的计算性能,可适用多种实时图像信息处理应用的需要.文中还对动态重构的实现及可重构芯片设计等问题进行了较为深入的讨论,并用设计实例论证了作者的设计思想.     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.     

基于双FPGA系统的高速全局动态重构设计与实现

基于双FPGA芯片的可重构原型系统,提出一种系统高速全局动态重构设计方法。利用Xilinx Virtex-7系列FPGA的常规配置通道,使用一片规模较小的FPGA芯片作为重构控制器对大规模算法FPGA芯片实现全局动态重构。实验结果表明,系统重构时间小于60 ms,与常规FPGA逻辑下载方法相比,配置效率提高了2~3个数量级。     

基于FPGA的随机数生成器的设计与实现

在网络通信的应用中,有必要设计出能重构,吞吐量高的随机数生成器。本文提出一种改进Combined Tausworthe算法,基于FPGA的随机数生成器。该生成器开发周期短、组成单元简单、移植速度快。文中还阐述了检测产生出来的随机数质量的结果。     

可重构计算及可重构编译技术研究

可重构计算是未来高性能计算的发展趋势,它兼具了通用计算的灵活性和专用计算的高效性,充分利用系统资源的同时,又能发挥应用程序的效率。可重构编译是推广可重构计算的关键技术,可重构编译系统能够为传统的软件编程人员提供一个体系结构透明的开发平台,并让用户真正灵活利用可重构计算平台。     

新兴的计算结构：可再配置计算

FPGA发展近况从1985年Xilinx公司推出第一片FPGA以来,至今已经有多家公司开发销售自己的FPGA产品,主要有Altera、XilinX、Atmel、Actel。QuiCklogiC和Lattice等,另外还有AMD、Lucent、TI和Motorola等著名公司。目前市场上可供用户选择的FPGA器件品种繁多,仅Xilinx公司就提供8个系列、不同逻辑门规模的器件近50种,加k速度、功耗、工作电压、封装形式,外部引脚等方面的不同,器件版本有数百个之多。各FPGA厂商普遍采用亚微米和深亚微米CMOSI艺,FPGA器件的集成度基本上以每12个月翻一番的速度递增,其工作速度也不断…     

基于FPGA的人工神经网络实现方法的研究

基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径.本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析.引用相关的最新研究成果,时不同的实现方法和思想进行讨论分析,并说明存在的问题以及改善方法,强调神经网络FPGA实现的发展方向和潜力及提出自己的想法.另外,还指出基于FPGA实现神经网络存在的瓶颈制约,最后对今后的研究趋势作出估计.     

基于可重构流处理器的动态化边缘计算及其产业应用

文章分析在智能物联网中边缘计算的特征和主要挑战,以可重构架构流处理器为核心,结合云端协同,提出一种基于可重构架构流处理器的动态化边缘计算方法,实现计算能力在云计算与边缘计算间的动态优化配置。使原本不适合部署传统物联网的领域,可以享受到新一代智能物联网带来的便利和效率提升。     

基于流体系结构的高效能分组密码处理器研究

针对现有密码处理器存在的问题,借鉴流处理器架构,提出了高效能的可重构分组密码流处理器架构.该架构采用层次化设计思想,通过分块式本地寄存器组的数据组织方式和共享拼接使用运算单元机制,实现了软件流水和硬件流水的协同工作,能够挖掘分组内和分组间的指令级并行性并提高功能单元的利用率.在65nm CMOS工艺下对架构进行了综合仿真,并经过了大量算法映射.实验结果证明,该架构在CBC和ECB加密模式下均具有良好的加密性能.与其他密码处理器相比,该架构具有小面积、高效能的特点.     

视频编码标准H．263码流结构的分析

视频编码标准H.263视频复用规定为四层分级结构,从顶向下依次为:图像层、块组层、宏块层和块层。视频编码标准H.263关键技术包含有:图像的帧结构、运动补偿加DCT的混合编码方法以及宏块统一使用同样的量化步长进行量化等。视频编码标准H.263标准的比特流功能、大小和语法在其协议中做了详细的规定,但是产生这些必选码流分支和可选码流分支的条件却很复杂。重点对H.263码流结构中比特流语法里面必选码流分支和可选码流分支的条件进行全面详细的分析。     

多维可扩展流体系结构研究与评测

 MASA(Multiple-dimension scalable Stream Architecture)是一种可在多个维度扩展的流体系结构.本文对该体系结构的扩展性进行了深入探讨,分析了簇内、簇间和多核扩展的VLSI资源开销,并通过一组测试程序评测了MASA的性能.结果表明,三个扩展维度形成有利互补,使得MASA流体系结构可支持扩展到单片内集成上千个ALU.     

面向密码流体系结构的超长指令字可重构研究

可重构密码流体系结构是一种面向密码运算的新型体系结构,但存在着超长指令字(VLIW)代码稀疏和Kernel体积过大的问题。该文以可重构密码流处理架构S-RCCPA为研究平台,通过大量密码算法在S-RCCPA架构上的适配分析,提出了VLIW可重构技术,并设计了Kernel级指令集、VLIW可重构算法及指令可重构单元。实验证明,该技术能够有效提高VLIW的指令密度,同时降低了VLIW的指令宽度,使得整个Kernel体积减小了约33.3%,并将微码存储器的容量由96 kB降为64 kB,有效降低芯片整体面积和系统功耗。     

流体系结构指令存储器优化设计研究

针对流体系结构中VLIW代码体积对指令存储器的容量和功耗带来的问题,本文通过分析流处理器的指令特征,提出了一种新的VLIW分域压缩技术.在此基础上,本文为流体系结构设计了分布式的片上指令存储器,并提出了SIMD流水的执行模式.实验结果证明,该技术减少了38%的片外指令访存,降低约65%的片上指令存储器空间需求;分布式指令存储器减少了约37%的片上指令存储器面积,使得MASA的系统面积降低了8.92%,并降低了61%的指令存储器功耗.     

基于流体系结构的VLIW二维压缩及并行解压

VLIW（Very Long Instruction Word）指令因为含有较多的空操作导致严重的代码体积膨胀问题,代码压缩是解决这一问题的有效措施.VLIW代码压缩需要解决三个关键问题,一是提高压缩率;二是降低解压操作对性能的影响;三是分支目标重定位.针对流体系结构上的VLIW指令特点,提出了二维压缩,对VLIW进行垂直与水平两个方向上的压缩,且水平解压可以与代码执行并行,并通过设置堆栈寄存器缓存循环入口地址.实验结果表明二维压缩有效解决了VLIW代码体积膨胀问题,可以使指令存储器的面积减少36.48%,并使得整个CISP系统面积减少了7.85%.     

采购系统Web化构架的配置及实现研究

近年来,随着企业的快速发展,企业采购管理受到广泛重视,传统的管理方式已经无法满足当前的管理需求,进行采购系统的建设,配置系统Web化结构,能够为采购管理工作的开展提供基础保障。基于此,文中分析了采购系统Web化架构配置的重要意义,提出了几点架构配置和实现的措施,旨在增强采购系统的建设效果。     

基于PDM系统的技术状态标识方法研究

对PDM系统实现技术状态标识的方法版本管理、有效性管理、多视图管理、基线管理进行了研究,提供了利用信息化手段提高技术状态管理的方法.     

一种基于流处理框架的可重构分簇式分组密码处理结构模型

可重构密码处理结构是一种面向信息安全处理的新型体系结构,但具有吞吐量和利用率不足的问题。该文提出一种基于流处理框架的阵列结构可重构分组密码处理模型(Stream based Reconfigurable Clustered block Cipher Processing Array, S-RCCPA)。针对分组密码算法特点,采用粗粒度可重构功能单元、基于Crossbar的分级互连网络、分布式密钥池存储结构以及静态与动态相结合的重构方式,支持密码处理路径的动态重组,以不同并行度的虚拟流水线执行密码任务。对典型分组密码算法的适配结果表明,在 CMOS工艺下,依据所适配算法结构的不同,规模为41的S-RCCPA模型的典型分组密码处理性能可达其它架构的5.28~47.84倍。