深亚微米数字集成电路的自动化设计方法学

介绍了基于标准单元库的数字集成电路设计流程和方法学。数字集成电路设计流程从行为级的HDL描述开始，依次进行系统行为级仿真，行为级综合，RTL仿真，逻辑综合，综合后仿真，自动化布局布线，版图后仿真等步骤。讨论了如何把物理设计环境和逻辑设计环境联系起来，以解决物理设计和逻辑设计相脱节的问题。     

数字电路教学中的时序分析

时序分析在数字电路的设计中有非常重要的作用.本文对数字电路中时序分析的一些基本概念作了简单介绍.在讲授数字电路课程时,这些基本概念也可以作为对教材中基本内容的一种补充,学生能够对数字电路中的时序分析有一个比较清楚的认识.同时,由于目前许多广泛使用的EDA工具中都大量使用这些基本概念,我们认为,掌握这些基本概念,将会对学生了解EDA工具、完成数字电路实验以及从事具体的工作有较大的帮助.     

数字集成电路时序优化策略

时序是数字时序电路的核心,时序得不到满足将直接导致电路不能正常、稳定地工作。随着人们对系统数据吞吐量要求的成倍增加,芯片的规模和复杂度也在不断上升,此时,时序成为数字电路频率上升的瓶颈。时序违例往往导致芯片开发不能顺利进行甚至流片失败,这是不能接受的。从前端RTL代码到逻辑综合过程,研究了数字芯片设计中的时序优化方法,为数字电路工程师和研究人员提供有益的参考。     

数字集成电路芯片微机检测法

用可编程并行接口8255A设计一个PC机的接口电路，该电路用来检测数字集成电路芯片的好坏，具有成本低、效率高、可靠性好等优点。     

用可编程逻辑器件实现专用数字集成电路的功能设计

以计算机科学和微电子技术为先导的ＥＤＡ技术已成为电子设计领域的一个新技术,它的高速发展系统和集成电路的设计带来了一场革命。本文用具体的例子说明了用ＥＤＡ软件开发平台将可编程逻辑器件设计为专用数字集成电路的具体方法。     

数字集成电路测试系统逻辑测试单元分析

本文简要分析了数字集成电路测试系统中的逻辑测试单元。     

静态时序分析及其在IC设计中的应用

讨论了静态时序分析算法及其在IC设计中的应用。首先，文章讨论了静态时序分析中的伪路径问题以及路径敏化算法，分析了影响逻辑门和互连线延时的因素。最后通过一个完整的IC设计流程介绍了静态时序分析的应用。     

静态时序分析在100M以太网卡控制芯片设计中的应用

本文介绍了用于数字集成电路设计验证的静态时序分析的基本原理，并以100M以太网卡控制芯片设计为例，具体描述了静态时序分析在该网卡控制芯片中的应用。     

数字音频广播基带解码芯片后端设计中的时序收敛方案

在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合、布图规划、布局等阶段提出了对应的时序收敛策略,最终使芯片满足了系统的时序要求。     

模拟集成电路测试平台建设

简述了模拟集成电路(IC)测试平台的概念和特点、国内外模拟IC测试平台的发展动态及差距，对模拟IC测试平台的建设与发展提出了建议。     

复分接中数字化定时处理的参数化验证法

在复分接系统中，如同步数字系列，定时处理占有重要地位。数字化定时处理技术应用于ＡＳＩＣ设计时，传统方法需要的仿真代价太大。作者 定时验证的特殊性，提出了定时处理电路验证的概念。同时利用参数化方法对定时处理进行验证，大大缩短了仿真时间。     

SoC静态时序分析中时序约束策略的研究及实例

文章简要描述了静态时序分析的原理，并在一款音频处理SoC芯片的验证过程中，详细介绍了针对时钟定义、多时钟域、端口信号等关键问题的时序约束策略。实践结果表明，静态时序分析很好地满足了该芯片的验证要求．而且比传统的动态验证效率更高。     

数字化时代的模拟集成电路

文章介绍了数字化时代对模拟集成电路提出的挑战。从模拟集成电路的广阔发展空间、稳步的市场增长、不断出现的产品性能新水平、技术发展新趋势、以及极大的市场潜力和大好的发展机遇等方面，说明模拟集成电路在数字化时代存在的意义以及模拟集成电路的发展前景。     

数字电路的高层测试技术及其发展

简要介绍了数字VLSI电路高层测试的概念,主要的高层测试方法,高层测试中所采用的故障模型及其与门级stuck-at故障的对应关系;并展望了高层测试技术的发展趋势。     

高温CMOS数字集成电路直流传输特性的分析

分析了高温CMOS倒相器和门电路的直流传输特性,建立了相应的解析模型。根据分析,高温MOSFET阈值电压和载流子迁移率的降低,以及MOSFET漏端pn结泄漏电流的增加引起了CMOS倒相器和门电路直流传输特性劣化。在MOSFET漏端pn结泄漏电流的影响下,高温CMOS倒相器和门电路的输出高电平下降,低电平上升,导致了电路的功能失效。给出的理论模型和实验结果一致。     

适用于TTL数字电路元件级设计的开关—信号理论

本文分析了以布尔代数为基础的数字电路设计的不足，提出了将开关状态和信号这二类变量分别描写的观点，讨论了ＴＴＬ电路中晶体管开关元件与信息之间的相互作用过程，在此基础上，建立了适用于ＴＴＬ电路的限幅电压开关理论，设计实例说明，该理论能有效地指导各类ＴＴＬ电路在元件级的逻辑设计。