新型智能存储SoC中NAND Flash控制器的软/硬件设计

介绍了新一代智能存储片上系统SSC,详细讨论了SSC中NAND Flash子系统的软/硬件设计;采用基于模板的划分方法,实现NAND读写控制器的软/硬件划分.SSC已生产并通过工业测试.结果表明,采用软/硬件划分的方法,NAND控制器的面积比纯硬件的实现方法减小58%,性能仅下降16%;比单纯ARM软件实现,速度平均提高20倍,同时具有软件的高灵活性.     

雷达兵旅（团）指挥所任务分配方案评估分析方法

方案评估是指挥决策重要环节之一。本文依据一定的准则，建立方案评估模型，并运用了层次分析的方法对方案进行选优，并给出了具体应用实例。     

一种针对多处理器片上系统的静态任务分配方法

随着集成技术的快速发展,使得单个芯片上集成IP核数目越来越多。然而,晶体管密度和处理器工作频率的不断提升,使得功耗密度持续增加,导致芯片热量的不断上升。因此,MPSoCs面临不可避免的散热问题。提出了一种基于处理器核区域均温(Regional Mean Temperature,RMT)的初始任务分配策略,该方法充分考虑到处理器核区域温度。通过向量距离计算处理器核温度梯度,使用遗传算法进行初始任务分配。实验结果表明,该策略相比于随机任务分配策略,峰值温度降低率、热点降低率和温度梯度降低率最高分别达到4.69%、42.31%和77.49%。     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

面向WSN结点SoC的逐次逼近模数转换器

设计了一种适合于无线传感网(WSN)结点SoC芯片传感器接口电路应用的12 bit精度逐次逼近型(SAR)模数转换器(ADC)。为了实现高精度、低成本,并兼容射频CMOS工艺的要求,利用全差分结构和带有Auto-zero失调消除功能的比较器提高转换精度。采用分段式电容阵列DAC减小芯片占用面积,通过构造符合精度要求的MOM电容单元,使电容阵列符合射频CMOS的工艺特点,利于嵌入式应用。同时,采取增加辅助电容的办法扩大输入信号范围。该ADC在0.18μm 1P6M标准CMOS工艺下实现,版图面积为0.9 mm2,最高采样速率为1 MS/s,在1.8 V电源电压下,整体功耗仅为2 mW。     

基于微程序技术的存储控制器的研究和设计

以一个应用于网络与通讯领域的SOC芯片研发项目为背景,设计了SOC芯片上的存储控制器.该存储控制器基于动态微程序控制技术,用RAM阵列来存储控制字,在SOC芯片初始化时由用户写入控制字,在芯片工作时,也可通过系统总线对RAM阵列进行写操作,使控制字能动态地改变.该结构的存储控制器具有高度的灵活性,可灵活地根据SOC芯片外接的存储器类型进行配置,能够与多种类型的存储器实现无缝连接使用.相比仅适用于某类型存储器的控制器,该存储控制器具有较大的应用优势.     

面向片上系统的高性能SDRAM控制器设计

在分析了SDRAM存取原理之后,提出并设计了一种面向片上系统的高性能SDRAM控制器。该控制器采用数据写缓存方式降低了数据在存取内存时的等待时间;并引入了两组双通道预取指令缓冲器,每组双通道都用以减少取指令时的等待时间,采用两组的结构是为了增加指令预取的命中率;同时还使用了四路组关联的片上堆栈存储器来降低SDRAM的页失效频率,从而降低了因页失效而需要等待的时钟周期。实验证明,与传统的控制器相比,SDRAM的存取等待时间降低了63%,页失效频率降低了64%,总的指令执行平均时间为原来的40.5%。     

基于SoPC的嵌入式飞行体存储测试系统

由于整套测试系统是嵌入在飞行体等被测目标体内,所以存储测试对测试系统提出了微体积、微功耗、高性能、高可靠性等严格的要求。而传统的存储测试系统越来越显得捉襟见肘,如今片上可编程系统(SoPC)技术的发展为减小系统体积、降低系统功耗、提高系统可靠性提供了有效的技术手段。在传统存储测试理论的基础上,结合SoPC技术,对基于SoPC的嵌入式飞行体微型存储测试系统进行了设计。相比于传统的存储测试系统,基于SoPC的存储测试系统体积缩小了一半,采样率、运算速度和存储容量都得到了大幅度提升。     

面向存储系统的低功耗SoC设计

降低存储系统功耗是SoC设计中的重要问题,基于对程序执行与器件特性的分析,在SDRAM中引入数据缓冲区,给出针对多进程数据访问特性的实现方法,降低了程序运行时外存设备的功耗。在EMI中实现了指令FIFO,并给出定制方法,降低了程序运行时的SDRAM能耗。实验与仿真表明,该方法能有效降低程序运行时SoC存储系统整体功耗。     

SoC研究开发——综合的系统工程

SoC的研究开发是集成电路今后若干年的主要研究发展方向之.本文主要讨论了SoC的定义及组成以及它所涉及的关键核心技术,并给出了目前我国研究开发SoC的现状及我们所应采取的策略.     

一种有效的系统芯片串扰故障激励检测模型

目前的系统芯片(SOC)制造技术已经进入了深亚微米时代,由于系统芯片内部信号传输线发生串扰而导致系统功能失效的串扰故障问题不容忽视。文中在对系统芯片中信号传输线的串扰产生性质进行深入研究的基础上,提出一种简单有效的系统芯片串扰故障激励检测模型——基于搜索的MAF模型。对使用这种串扰故障激励模型的效率和已有的MAF模型进行了对比。结果显示在串扰较弱时,其所需的检测矢量数和已有的MAF模型相当;而在串扰较严重时,这种新的串扰故障激励检测模型只需较少的激励检测矢量即可以完成对所有串扰故障的激励检测。     

基于DFS的多Agent动态任务分配算法研究

 任务分配问题是MAS的重要研究内容之一,对于任务分配这一复杂问题,很多研究者从不同的角度提出各种行之有效的算法.这些算法对于确定的环境是有效的,对于不确定的动态的环境存在不足.本文针对具有动态模糊特性的任务环境进行研究,借助动态模糊集理论,给出了相关的多Agent动态任务分配算法.实例测试表明,算法模型可以合理地模拟MAS系统中任务分配的运行过程,并获得最优的任务分配策略和良好的任务实现效果.     

一种工程应用的雷达网任务区分决策

雷达网任务区分的决策目标就是优化雷达开关机方案。文中提出了一种雷达网任务区分决策,它将专家经验和基于探测概率的决策模型相综合,根据一定的条件选取专家经验的开机决策方案和基于探测概率的开机决策方案的交集,作为最后的任务区分决策。实际应用表明了该决策方法的有效性和实用性。     

MDP-Based Budget Allocation for Efficient Cooperative Task Solving

In order to facilitate crowdsourcing-based task solving,complex tasks are decomposed into interdependent subtasks that can be executed cooperatively by individual workers.Aiming to maximize the quality of the final solution subject to the self-interested worker's utility maximization,a key challenge is to allocate the limited budget among the subtasks as the rewards for workers having various levels of abilities.This study is the first attempt to show the value of Markov decision processes (MDPs) for the problem of optimizing the quality of the final solution by dynamically determining the budget allocation on sequentially dependent subtasks under the budget constraints and the uncertainty of the workers' abilities.Our simulation-based approach verifies that compared to some offiine methods where workers' abilities are fully known,our proposed MDP-based payment planning is more efficient at optimizing the final quality under the same limited budget.     

MCS-DMA：一种面向SoC内DMA传输的内存控制器优化设计

当前主流片上总线协议—AHB存在访存带宽利用率较低的问题.本文基于SoC内DMA传输较多的特点,提出一种新的优化设计：在内存控制器内部增加MCS-DMA模块,并通过驱动程序将MCS-DMA模块与目标DMA传输绑定. 一方面实现数据预取,提升单个DMA传输时的总线带宽利用率;另一方面使访存请求在内存控制器内部流水化完成,提升多个DMA并发时的总线带宽利用率.将该设计应用到北大众志SK SoC后,单个DMA传输时的总线带宽利用率提升至100%,多个DMA并发时的总线带宽利用率从33.3%提升至85.5%,而芯片设计面积仅增加2.9%．     

嵌人式与独立存储器设计上的差异分析和研究

进入21世纪,随着集成电路的发展,SoC(System on Chip)片上系统应运而生。而作为SoC重要组成部分的嵌入式存储器,在SoC中所占的比重正逐步增加,并起着越来越重要的作用,那么嵌入式存储器与独立的存储器芯片在设计上存在着哪些差异?对此本文将以NOR型闪存为例在制造工艺的选取、衍生产品的设计、功耗与噪声、后端功能仿真、测试与修复等方面进行分析和研究。     

CMOS图像传感器片上系统及其在手机上的应用

带相机功能的手机越来越流行并逐渐成为手机的标准配置。CMOS图像传感器因其在低成本、图像效果好、低功耗、集成度高等方面的优势,在手机市场上逐渐成为主流。随着功能与集成度的提高,片上系统与单芯片方案已经成为一个趋势。介绍CMOS图像传感器片上系统的架构与原理、图像信号处理模块,然后给出他在手机系统上的应用与软件实现。     

Pipelined Macroblock Processing to Reduce Internal Buffer Size of Motion Estimation in Multimedia SoCs

A multimedia SoC often requires a large internal buffer, because it must store the whole search window to reduce the huge I/O bandwidth of motion estimation. However, the silicon area of the internal buffer increases tremendously as the search range becomes larger. This paper proposes a new method that greatly reduces the internal buffer size of a multimedia SoC while the computational cost, I/O bandwidth, and image quality do not change. In the proposed method, only the overlapped parts of search windows for consecutive macroblocks are stored in the internal buffer. The proposed method reduces the internal buffer size to 1/5.0 and 1/8.8 when the search range is ±64×±64 and ±128×±128, respectively.     

基于区间数的雷达任务分配预案生成MADM

雷达任务分配预案生成综合决策主要以满足作战需求为最大目标,同时还要考虑条件允许、使用合理及效能平均等多方面的要求。该文在区间数不确定多属性决策理论的基础上建立了雷达开关机的多属性决策模型,以区间数的形式综合考量决策指标权重及指标值,更多的保留了决策信息,使评价结果尽量真实可靠,并结合实例阐述了模型的具体应用。     

嵌入式闪存器件技术进展

首先介绍了嵌入式闪存器件的基本工作原理,并根据具体的技术特点和应用整理归纳出了嵌入式闪存器件的三种主流单元结构:单晶体管器件结构、分裂栅器件结构和选择晶体管加存储晶体管的两管器件结构,然后详细分析和比较了这三种器件结构的优缺点。接着进一步重点介绍嵌入式闪存器件近年来的最新发展,列举了传统浮栅器件在65 nm技术代的先进解决方案,并讨论了融合分立电荷陷阱存储概念的新型SONOS和纳米晶存储技术,介绍了该类型技术较之传统浮栅结构的突出优势以及目前的研究进展。最后,对嵌入式闪存技术在32 nm以下节点将遭遇的瓶颈以及进一步发展方向进行分析和展望,给出了可能的解决方案。