附加采样使CMOS晶体管实现了4倍速数据传输

NEC Electronics公司(位于加州的Santa Clara)的研究人员,使用原来实现2倍速传输的CMOS晶体管,实现了4倍速的传输。该公司的研究人员在最近举行的ISSCC会议上发表文章,介绍了他们所研制的多路分离器测试样品。这个样品用常规的0.18微米工艺技术制成,     

一种能与CMOS兼容的高频横向双极晶体管

本文介绍了一种能方便地实现与CMOS器件兼容的高频横向双极晶体管。与常规纵向双极晶体管相比,它能使BiCMOS技术具有更低的成本。器件性能也与常规高频纵向双极晶体管相仿。采用这种横向双极晶体管的BiCMOS门电路也与采用常规纵向双极晶体管具有同样优良的性能。     

放大器的CMOS逻辑高压晶体管

富士通微电子（上海）有限公司近日宣布,富士通实验室和富士通株式会社联合开发出一款具有高击穿电压并基于逻辑制程的CMOS高压晶体管,该晶体管适用于无线设备的功率放大器。作为先进科技的先驱,富士通开发完成了世界上第一代基于45纳米工艺的CMOS晶体管,能够处理10V功率输出,这使得晶体管能够处理用于WiMAX和其它高频应用的功率放大器的高输出要求。     

P阱硅栅CMOS电路阈值电压漂移现象的分析和采取的解决办法

针对CMOS集成电路制造工艺中出现的阈值电压漂移问题，通过对大量工艺实验数据的统计分析，提出了电路失效模型，又运用理论分析，找出了问题的原因所在。据此改进了设计和工艺，并经实验验证，效果良好。     

用p埋层CMOS工艺制造横向磁敏晶体管

本文介绍了一种用P埋层CMOS工艺制造的横向磁敏晶体管(LMT)。器件结构是双基极、双集电极npn晶体管。它具有抑制侧向注入效应,即将注入集中于发射区的中部,在中性基区的少数载流子受到双重偏转作用,消除了横向无功电流。在CMOS工艺的基础上加了P埋层,消除了纵向无功电流。器件对磁场有良好的线性响应。     

与CMOS工艺兼容的横向双极晶体管直流特性的新算法

本文提出了一种适用于CMOS工艺中横向双极型晶体管直流特性计算的新方法。新方法采用解析形式计算电流I_c,所需模型参数均保留明确的物理意义,不用数值和曲线拟合参数的方法就能得到处于任何注入水平的本征收集极电流I_c和跨导g_(??)。该方法为在设计高精度的CMOS模拟IC中利用横向双极器件提供了良好的CAD器件模型。模型值和实验值呈现良好的一致性。     

CMOS工艺中横向双极型晶体管的直流与交流电学特性

在 CMOS工艺结构中,将位于阱中的 MOS 器件加适当的偏置,可以使其变为体内器件、以横向双极管的模式工作.本文利用 3μm P-well和 2μm N-well两种 CMOS工艺设计了这种横向双极器件,分析讨论了这种器件的工作原理和特点,并给出其典型的直流和交流参数的实验数据.这些分析和实验数据将有助于电路设计者了解和掌握该器件的电流、频率工作范围及特性,以便在CMOS电路中充分发挥其特长.     

多晶硅发射极晶体管的集电区补偿注入技术

本文提出了一种新的提高多晶硅发射极晶体管和电路速度的方法，通过对器件外基区下对应的外延层区域进行离子补偿注入，降低相应外延层中的净掺杂浓度，有效地减小了外基区－集电区单位面积的集电结电容，有利于器件和电路速度的提高．由于内基区下对应的外延层浓度不变，对器件的直流特性无不良影响．本文给出了补偿注入研究结果和器件特性．     

用于降低CMOS集成电路中晶体管跨导标准差的偏置电流补偿电路

介绍一种简单而有效的提高集成电路稳定性的电路补偿方法.当电路制造过程中的工艺参数、工作电压或工作温度发生变化时,根据仿真结果,该方法可以使MOS晶体管跨导的标准差比未经补偿的电路降低41.4%.这种电路可以用于CMOS LC振荡器中.     

BF2^＋注入对PMOS晶体管开启电压的影响

文章研究了BF2^ 注入对PMOS晶体管开启电压的影响,试验发现,在我们的工艺条件下,BF2^ 注入能量是影响PMOS管开启电压的主要因素,能量高于67．5kev的BF2^ 注入可导致开启电压正漂,而退火对开启电压正漂没有影响,F离子也没有促进B穿透。     

Controllable threshold voltage of a pentacene field-effect transistor based on a double-dielectric structure

The authors report controllable threshold voltage (V_th) in a pentacene field-effect transistor based on a double-dielectric structure of poly(perfluoroalkenyl vinyl ether) (CYTOP) and SiO₂. When a positive switching voltage is applied to the gate electrode of the transistor, electrons traverse through the pentacene and CYTOP layers and subsequently trapped at the CYTOP/SiO₂ interface. The trapped electrons induce accumulation of additional holes in the pentacene conducting channel, resulting in a large V_th shift from ?4.4 to +4.6 V. By applying a negative switching voltage, the trapped electrons are removed from the CYTOP/SiO₂ interface, resulting in V_th returning to an initial value. The V_th shift caused by this floating gate-like effect is reversible and very time-stable allowing the transistor to be applicable to a nonvolatile memory that has excellent retention stability of stored data.     

DOE法在改善挠性板阻焊膜耐弯折性中的应用

感光阻焊油墨在挠性线路板的运用和生产过程中易发生弯折后断裂的问题,采用DOE方法优化工艺,获得最佳参数,大大提升了油墨的可折弯次数。感光阻焊油墨制程参数优化的DOE专案改进对于提高挠性线路板的产品合格率效果显著。     

CMOS工艺中NPN bipolar的开发

由于技术的迅速发展与突破,使集成电路的制造得以在短短的60年间,单一晶粒已经可以容纳数千万个电晶体的超大型集成电路。其主要工艺为CMOS工艺,原因是它有功耗低、集成度高、噪声低、抗辐射能力强等优点,但是传统bipolar工艺有频率高、功率大的优点,因此提出在CMOS中集成三极管、二极管。论述了在0.5μm CMOS工艺中集成NPN bipolar的方法以及各个关键技术指标的确定。     

Research on eigenstate current control technology of Flash-based FPGA

To solve the Flash-based FPGA in the manufacturing process, the ion implantation process will bring electrons into the floating gate of the P-channel Flash cell so that the Flash switch is in a weak conduction state, resulting in the Flash-based FPGA eigenstate current problem. In this paper, the mechanism of its generation is analyzed, and four methods are used including ultraviolet light erasing, high-temperature baking, X-ray irradiation, and circuit logic control. A comparison of these four methods can identify the circuit design by using circuit logic to control the path of the power supply that is the most suitable and reliable method to solve the Flash-based FPGA eigenstate current problem. By this method, the power-on current of 3.5 million Flash-based FPGA can be reduced to less than 0.3 A, and the chip can start normally. The function and performance of the chip can then be further tested and evaluated, which is one of the key technologies for developing Flash-based FPGA.     

土壤水分自动观测数据质量控制与评估系统阈值研究方法

详细介绍了自动土壤水分数据质量控制系统中阈值的确定方法,通过对河南省历年人工观测的不同地域不同深度土壤水分数据的统计分析,结合河南省布设的GStarDNZ型土壤水分观测仪业务运行后的数据极值情况确定了各站点各层土壤水分数据的阈值。自动土壤水分数据智能评判软件采用有效的阈值,不仅可以对土壤水分观测仪器的运行状态进行监控,而且大大提高了土壤水分数据的可信度。     

DOE法在无铅波峰焊工艺优化中的应用研究

DOE作为一种优化产品和过程设计、加速设计开发周期、降低开发成本和研究与处理多因素实验的科学方法,开始在无铅波峰焊接工艺优化研究中逐渐崭露头角,显示出其独特的优越性.对无铅波峰焊工艺、DOE法及其在无铅波峰焊工艺优化中应用的研究现状进行了总结介绍.     

基于控阈技术的电流型CMOS多值ADC电路设计

本文利用传输电流开关理论对多值A／D转换器进行了理论分析，设计了基于数字电路设计理论中控阈技术的电流型CMOS多值A／D转换器电路，计算机模拟表明该电路设计具有正确的逻辑功能。利用该设计方法可避免模拟信号的复杂处理，显著地简化了电路结构，提高了A／D转换的信息密度。     

试验设计方法在超声楔形焊工艺优化中的应用

采用实验设计方法对超声楔形焊引线键合工艺进行实验设计,研究了超声功率、键合压力和键合时间对键合强度的影响,得到了拟合程度好的统计模型和优化后的超声楔形焊工艺参数。在最优的工艺条件下,键合质量得到了提高。     

Versatile threshold voltage control of OTFTs via discontinuous pn-heterojunction formation

We demonstrate the versatility of the threshold voltage control for organic thin-film transistors (OTFTs) based on formation of discontinuous pn-heterojunction on the active channel layer. By depositing n-type dioctyl perylene tetracarboxylic diimide molecules discontinuously onto base p-type pentacene thin films (the formation of the discontinuous pn-heterojunction), a positive shift of the threshold voltage was attained which enabled realizing a depletion-mode transistor from an original enhancement-mode pristine pentacene transistor. Careful control of the threshold voltage based on this method led assembling a depletion-load inverter comprising a depletion-mode transistor and an enhancement-mode transistor connected in series that yielded tunable signal inversion voltage approaching 0 V. In addition, the tunability could be applied to improve the program/erase signal ratio for non-volatile transistor memories by more than 4 orders of magnitude compared to reference memory devices made of pristine pentacene transistors.     

一种改进的超低压电压基准源设计

本文利用NMOS管与PMOS管栅源电压的温度特性及衬底偏置效应,设计了一种带曲率补偿输出电压约为233mV的电压基准源。该电路结构简单,电源抑制特性较好,并与传统带隙基准电压的温度特性相似。利用0.5-CMOS工艺对电路进行仿真,仿真结果表明:电源电压为1V时,在-40℃至125℃温度范围内,基准源的温度系数约为11ppm/℃;在100Hz和10MHz时电源抑制比分别为-58.6dB和-40dB。