共查询到17条相似文献,搜索用时 62 毫秒
1.
LSI版图设计中的一种P/G网布线法 总被引:1,自引:0,他引:1
本文提出了一种有效的P/G网布线算法和在积木块式布图系统中实现的策略。与以往算法比较,此算法允许每条电源网具有多个馈电脚存在。其策略包括四个部分:(1)一种有效的层次式自上而下的P/G网平面性分析和拓扑路径分配算法;(2)P/G网线宽的确定;(3)总体压缩和再布线后P/G网布线信息的动态修改;(4)与信号网一起的平面性无网格电源网通道详细嵌入。实验结果表明我们的P/G网布线方法可获得令人满意的布线结果。 相似文献
2.
本文针对国际上已有的多种BBL总体布线方法进行了研究,提出了一种更有效的基于多子图定向合并生成的布线算法,并在国家重点工程“熊猫系统中实现.实验结果比较表明:我们的总体布线优化技术优于已有的BBL总体布线工具. 相似文献
3.
4.
本文在对供电用串联电阻链的等效电路模型进行详细论证的基础上,根据Mesh结构P/G网所具有的结构特点,将P/G网电阻网络加以等效变换,得到比原网络规模小得多的等效简化网络。然后用现有的布线优化方法来优化简化网络,速度可提高至少一个数量级。 相似文献
5.
6.
VLSI版图验证算法的固化研究 总被引:1,自引:1,他引:0
VLSI电路芯片集成度的不断增加,使得设计趋于复杂化,这就对版图验证工具的处理能力与性能提出了进一步的要求,运用特殊的硬件将版图验证的某些算法固化,利用其中内在的并行性来获得处理速度的提高是一类非常有效的方法,本文提出了一种用于在版图验证算法中得到广泛运用的线扫描算法中边排序操作的硬件实现。并且在FPGA上进行了验证,整个系统实现于一块PC机的扩展卡上,测试的结果表明,对于排序的操作,硬件实现的速 相似文献
7.
8.
9.
本文对VHSI和VLSI所必需的微细多层布线技术进行了研究。选取聚酰亚胺作为层间介质膜,开发出能形成3μm良好通孔的等离子腐蚀和湿腐蚀法,采用原位物理清除技术从根本上克服了接触电阻的难题。在3μm3层布线场合,R_c≤0.1Ω/孔,布线通孔成品率高于99.99%。本项技术业已实际应用,效果满意。 相似文献
10.
11.
12.
高晓燕 《微电子学与计算机》2013,(10):1-4
P2P网络主要任务是提高系统的吞吐量,从而为更多的用户提供服务.网络吞吐量直接影响着P2P服务的可用性.为了提高P2P网络服务的可用性,分析了P2P网络的带宽利用率,提出了一种基于网络吞吐量优化的路由模型,然后利用遗传算法实现了网络吞吐量的优化.最后给出了算法的实验分析,并验证该服务路由算法的有效性. 相似文献
13.
本文讨论了在硅栅或铝栅MOS 电路工艺中,利用单层金属布线完成自动布线时所存在的二向不等距网格上的布线问题,提出了解决的方法并给出了实际应用的结果,结果表明,在绝大部分情况中,可在不影响布线精度的前提下令人满意地解决上述问题. 相似文献
14.
本文提出一种适用于LSI/VLSI任意元胞布局的K行安置的算法。当矩形单元的拓朴位置确定后,每个单元有横放、竖放两个态共有2n个态。在K行安置时,从这2n个态中选出包络矩形面积最小的问题,可归结为求n个态中的包络矩形面积最小,所以是很有效的算法。可以和结群法混合使用;在一定条件下,还可以直接用于准BBL布局。 相似文献
15.
16.
17.
Slawomir Koziel Wladyslaw Szczesniak 《Microelectronics Journal》2002,33(9):739-746
In this paper, a new approach to improving the heat transfer in integrated circuits (ICs) is presented. It is based on improving the thermal conductivity of ICs by increasing the number of their external connections up to the level determined by the packaging standard. In order to attain this goal, a new hybrid evolutionary partitioning algorithm (HEPA) for circuits partitioning is introduced. The computations carried out for the chosen benchmarks show that HEPA is able to reach optimal solutions in the case of bipartitioning problem, and almost optimal in the case of k-way partitioning (k>2). The presented approach is especially dedicated for a flip chip interconnect technology which is used in contemporary ICs. 相似文献