一种低功耗LDO线性稳压器的设计

基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达6...     

一种低压差CMOS线性稳压器的设计

设计了一种输入电压范围为1.9~5 V,输出电压为1.8 V的LDO。采用零点-极点追踪频率补偿方案,补偿结构简单,可动态补偿输出极点;利用PMOS管与NMOS管阈值电压相互补偿的特性,设计了基准电压源,具有结构简单、版图面积小等优点。基于GSMC 0.18 μm CMOS工艺,采用Spectre软件对电路进行仿真。仿真结果表明,电路的带宽为4 MHz,低频段时电源抑制比达到125 dB,静态电流只有80 μA。     

基于高摆率误差放大器的低功耗LDO设计

本文设计了一种具有低静态电流的低压差线性稳压器(LDO).针对传统LDO在低静态电流下瞬态响应不足的问题,电路中的误差放大器采用两个共栅差分跨导单元交叉耦合连接进行设计,提高其压摆率;利用体偏置运放改变功率管的阈值电压实现功率管在不同负载的快速切换;同时采用动态偏置对电路进行偏置减少过欠冲值.电路采用台积电(TSMC) 0.18μm互补金属氧化物半导体(CMOS)工艺进行设计,版图核心面积为220μm×140μm.仿真结果表明,该LDO在最小负载电流与最大负载电容的组合下相位裕度达到100度,消耗的静态电流仅为849nA.当负载电流在500 ns时间内从100μA到100 mA进行切换时,电路表现出良好的瞬态响应,其中过冲电压为220 mV,欠冲电压为225 mV.经过计算,品质因数(FOM)值为0.198 mV.     

RF电路中LDO电源抑制比和噪声的选择

本文讨论了LDO的特点以及RF电路对LDO的电源抑制比和噪声的选择.     

低压差线性稳压器在开关电源中的应用

本文论述了开关电源的结构、优点和缺点，及低压差线性稳压器在开关电源中的应用。     

一种高电源噪声抑制比的LDO设计

在分析LDO中频段电源噪声抑制比的基础上,采用自适应偏置结构,设计了一种高电源噪声抑制比的LDO电路。通过进一步引入基于高通滤波器的电源噪声抑制增强电路,提升了LDO在中频段电源噪声抑制比。电路采用0.13 μm CMOS工艺设计,整个芯片面积为0.123 mm²,静态电流为29.3 μA,功率管上电压降为0.2 V。LDO的电源噪声抑制比在100 kHz时为65 dB,在2 MHz时可达75 dB。     

高性能全差分运算放大器设计

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。     

一种高性能共模反馈CMOS运算放大器

介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真。结果显示,该放大器增益可达到101 dB,负载电容为10 pF时,单位增益带宽大约为163 MHz,共模抑制比可达101dB,电路功耗仅为0.5 mW。     

高性能移动电话音频功率放大芯片分析与设计

文章成功地将一种全差分析叠式共源共栅运算放大器结构应用于移动电话音频功率放大芯片的设计中。仿真表明，该音频功率放大芯片的电源抑制比（PSRR）在20Hz～20kHz频段始终高于60dB；尤其是在217Hz的频率上，其PSRR值达到了82dB。该设计提高了音频芯片的抗电源噪声能力，改善了通话语音质量。芯片采用华润上华（CSMC）0．6μm、3．3V／5V电源电压、2层多晶2层金属CMOS工艺制造。     

一种LDO线性稳压电路设计

采用CSMC0．5μm40V工艺和Spectrum仿真平台,设计一款应用于电压保护芯片的LDO（Low Dropout）低压差线性稳压电路。该电路选择PMOS结构的调整管,不需要增加额外的电荷泵电路来驱动;采用带隙基准电压源结构,在1kHz频率下,电源电压抑制比（PSRR）为-67．32dB,在1MHz频率下为-33．71dB;在误差放大器设计中引入频率补偿,改善了稳压器的线性调整率性能。仿真结果表明,常温下当输入电压从1．6V变化到6．6V时,输出电压稳定在1．258V左右,温度系数为31．38ppm,在100kΩ负载下显示出良好的稳压性能。     

一种基于低压差线性稳压器的放大器设计

设计了一种静态电流约为0.6μA的运算跨导放大器电路,并已经成功地应用于一款超低静态电流的新一代低压差线性稳压器芯片中。此放大器的突出优点是与Foldback过流保护电路融合在一起,使得芯片不需要专门的限流模块,大大减少了器件与电流支路,极大地提高了电流利用率,实现了超低功耗。     

用于射频SOC芯片的低噪声高电源抑制比LDO

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO.采用SMIC 0.18μmRF工艺实现,芯片有效面积0.11 mm2.测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple 为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR＜-30 dB;从1～100 kH...     

LDO的三种频率补偿方案实现

从理论上分析了三种不同的LDO电压转换电路及各自的频率补偿方案,并基于sPEcTRE对此三种LDO的各项性能进行了仿真,仿真采用0．6μm 5 V CMOS工艺。在此基础上,对这三种LDO电路各自的优缺点进行了比较以便于在不同应用场合下能够选择合适的LDO结构。     

用于RFID阅读器的低噪声高电源抑制比LDO

基于0.18 μm CMOS工艺,提出了一种为UHF RFID阅读器中VCO供电的低噪声、高电源抑制比LDO。根据LDO的基本结构,对噪声和电源抑制比进行了分析。采用两级结构,通过预调制级和低通滤波器来降低输出噪声,采用电源负反馈结构为带隙基准电路提供独立电源,并在功率输出级增加减法电路来提高电源抑制比。仿真结果表明,该LDO在100 kHz和1 MHz处的输出噪声分别为26 nV/Hz1/2和6.7 nV/Hz1/2,10 kHz和1 MHz处的PSRR分别为-82 dB和-71.6 dB。在3.3 V电源电压供电时,LDO消耗的静态电流为300 μA。     

应用于红外焦平面读出电路的片上LDO设计

低压差线性稳压器(low-dropout voltage regulator,LDO)由于具有响应速度快、芯片面积小、低输出噪声的优点,很适合作为电源模块集成到红外焦平面读出电路的系统中。设计了一款低噪声、带buffer和密勒补偿的LDO结构的线性电源,芯片采用CSMC 0.6 μm CMOS工艺设计,在Hspice上对电路模块进行了仿真验证。仿真结果表明,该LDO在50 kHz、3.3~5 V的电源电压下,线性调整率最大为10 mV/V,电源抑制比(PSRR)为50 dB,负载电流可达到100 mA。     

一种有源零点补偿的片上LDO设计

提出了一种新颖的有源零点补偿LDO结构,实现了LDO在全负载范围内的稳定,1~10 MHz范围内的电源抑制比提高了10 dB。采用欠冲电压减小技术,显著减小了输出欠冲电压,提高了瞬态响应性能。基于SMIC 65 nm CMOS工艺,设计了输出电压为1 V、压差电压为200 mV、最大输出电流为100mA的无片外电容LDO。仿真结果显示,空载时LDO的相位裕度为64.3°,最大过冲和欠冲电压分别为52 mV和47 mV,满载时LDO的电源抑制比为－66 dB@10 kHz。     

低压差电压调节器技术发展动态

介绍了电源和功率管理集成电路市场，描述了低压差(LDO)电压调节器技术的发展进程和未来趋势；对国内外LDO产品和技术现状进行了比较，提出了发展LDO的建议。     

LDO中动态补偿电路的设计

分析了LDO稳压器的稳定性问题,在此基础上提出了一种新型的动态补偿电路,利用MOS管的开关电阻、寄生电容等构成的电阻电容网络,通过采样负载电流而改变MOS开关管的工作点或工作状态,即改变开关电阻、寄生电容的值,从而实现动态的频率补偿,保证了LDO稳压器的UGF（Unity Frequency）基本不随负载变化,使其在所有负载内均能稳定工作.与传统方法相比,该电路具有恒定的带宽,大大提高了系统的瞬态响应性能,使LDO稳压器具有较高的电压调整率和负载调整率.     

一种适用于无源高频RFID的LDO稳压器的设计

给出了一种适用于高频RFID标签芯片的LDO线性稳压器的电路设计。该LDO稳压器具有较宽的输入电压范围(3.3~7.2 V),较低的输入输出压差(120 mV)和静态电流(15.3μA),能高效地利用标签天线上感应到的能量,产生整个芯片的工作电源。设计采用中芯国际0.35μm工艺库,并给出了Spectre仿真环境下的仿真结果和最终版图。