基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

基于FPGA的FIR滤波器设计

在讨论一般FIR数字滤波器设计存在问题的基础上,介绍了现代一种新的DSP设计工具DSP Builder,给出了基于FPGA的FIR数字滤波器的实现流程,并以一个32阶的低通FIR数字滤波器为例,采用DSP Builder建立了实现模型,最后,给出了仿真波形、硬件验证方法和实际测量结果。     

基于FPGA的高阶FIR滤波器设计

以对激光陀螺的滤波为应用背景,利用FPGA内部RAM、ROM和乘法器IP核为核心,经过可靠的同步时序设计和稳定的逻辑控制设计,在低成本的情况下很好地实现了一种高阶滤波器的设计;并且具有良好的可移植性。使用该滤波器,极大地降低了系统成本和复杂度,可以使设计人员轻松地完成对激光陀螺的高阶滤波,而不需要提高系统硬件成本。     

基于FPGA并行分布式算法的FIR滤波器的实现

采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述.该设计方案在MAX PlusⅡ上进行了实验仿真和时序分析.结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求.另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨.     

基于锁相环的滞后超前环路滤波器的设计与仿真

为了改善锁相环电路的稳定性以及其相位噪声性能,基于对锁相环路传输特性的分析,提出并实现了一种新的高阶滞后超前环路滤波器的设计方法.该电路适用于高速锁相环及时钟数据恢复电路.通过调节环路滤波器元件的参数,可以满足不同的电路要求.对环路滤波器版图数据进行了PSPICE模拟,其结果表明,锁相环电路的相位裕量在40°~50°范围内时,电路的锁相时间、输出波形的形式都能够达到最优的状态.     

激光通信数字环时隙同步器环路滤波器设计

以５１系列单片机为硬件平台，设计了均值法，三点法和筛选法三种数字环路滤波器算法，分析了采用这三种环路滤波器算法的数字锁相时隙同步器的性能指标并进行了计算机仿真，仿真和实验结果表明，采用筛选法的时隙同步器具有快较的捕获速度和最好的抗噪性能，可用于强噪声环境下激光光下通信系统。     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

常用环路滤波器特性分析

对数字式锁相环中常用的比例积分滤波器、有源积分滤波器和变形积分滤波器,从它们的传递函数入手,导出了它们的频率响应,并分别绘出了它们的振幅—频率特性和相位—频率特性曲线,给出了它们的一些特征频率.     

基于FPGA的16阶FIR滤波器的设计

研究了一种16阶FIR滤波器的FPGA设计方法,底层采用VHDL语言描述设计文件,顶层使用底层产生的模块连接组成FIR滤波器,并在MAX plusⅡ上进行了实验仿真和时序分析。对如何优化硬件资源利用率、提高运算速度等工程实际问题进行了探讨     

激光通信数字环时隙同步器环路滤波器设计

以５１系列单片机为硬件平台，设计了均值法、三点法和筛选法三种数字环路滤波器算法，分析了采用这三种环路滤波器算法的数字锁相环时隙同步器的性能指标并进行了计算机仿真．仿真和实验结果表明，采用筛选法的时隙同步器具有较快的捕获速度和最好的抗噪性能，可用于强噪声环境下的激光水下通信系统     

基于FPGA的分数倍抽取滤波器的改进设计与应用

为了滤除医学超声成像系统中数据采集的噪声,提高图像的完整度,保证图像实时显示帧率及减少FPGA硬件资源的占用,在传统的FIR分数倍抽取滤波器的基础上,提出了一种改进结构。此结构仅利用一个乘法器,解决了传统结构中资源占用多,插值、抽取操作效率低等问题,提高了系统的工作效率和稳定性。通过Matlab、Vivado、Questasim仿真测试及系统成像对比,验证了此结构的可行性,与其他结构滤波器相比,减少了对Dsp、Bram等硬件资源的占用,以满足系统的实际需求。     

基于FPGA实时处理的视频信号滤波模块设计

以Xilinx公司生产的FPGA芯片XC4VSX25及其开发系统为实验平台,针对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用帧内滤波方法,通过VHDL硬件语言设计空间域滤波器,实现视频灰度信号的实时提取,并对每帧视频数据在二维空间内进行滤波与处理,这种方法可用于实时处理要求较高的场合。     

对一种洗衣机控制器的FPGA设计改进

针对一种洗衣机控制器的FPGA的设计的不尽完善之处进行了改进.用ModelSim6.0对改进后控制器的verilogHDL代码进行了前后仿真,并在伟福EDA6000仿真系统实验仪上实现了此控制器.     

中值滤波的FPGA实现

中值滤波广泛用于图像处理领域,但用硬件实现时,占用资源过大．本文介绍了一种基于位级运算的中值滤波硬件实现,并给出了其电路结构．这种方法使得硬件资源和输人数据的位宽成线性关系．最后借助Altera公司的Cyclone系列FPGA芯片EP1C12和Quartus 116．0开发软件对设计进行了仿真验证．     

升余弦滚降基带成型内插滤波器的FPGA实现

无线数字通信中,内插滤波器用来对基带信号进行脉冲成型滤波,以限制发送信号的带宽,降低带外干扰.研究一种应用于无线数字传输系统的高速FIR成型滤波器的设计方法,该方法采用分布式查找表算法,以降低硬件开销和提高处理速度为目标,是基于现场可编程门阵列(FPGA)并实现升余弦滚降基带成型内插滤波器的硬件电路.最后,通过实测波形与仿真波形证实方法的优越性.     

基于归一化LMS算法的自适应滤波器设计

归一化LMS(NLMS)算法是一种变步长的LMS算法,比LMS算法具有更快的收敛速度.采用Altera 公司的仿真软件DSP Builder和QUARTUSII7.2,进行归一化LMS算法的自适应滤波器的现场可编程门阵列(FPGA)设计.     

基于DSP+FPGA的高动态GPS信号载波环路设计

为了提高动态环境下捕获、跟踪GPS信号的环路性能,通过分析环路逻辑时序、参数和高动态下多普勒频移的变化特性,使用高阶、宽带宽的跟踪环路,设计了一种基于DSP+FPGA的载波捕获、跟踪方法。利用现场可编程门阵列(FPGA)对信号进行傅里叶变换,实现载波的快速初捕和二次精捕,同时利用数字信号处理器(DSP)实现具有自动调整功能的二阶频率锁定环路的辅助三阶Costas-PLL载波跟踪环,使得环路具有抗高动态性能的同时仍拥有较高的跟踪精度。仿真实验表明:该方案能实现高动态下载波信号的快速捕获与精确跟踪。     

FIR数字滤波器的FPGA实现

介绍了数字滤波器FIR的原理、应用领域及设计思想,比较了各种实现FIR滤波器方法的优缺点,说明了利用Matlab、 DSPBuilder、QuartusII 等软件以FPGA实现16阶低通FIR滤波器的步骤及方法.