MC145163P型锁相频率合成器的原理与应用

Motolora公司的MC145163P是CMOS大规模集成锁相频率合成器,内部含有参考分频器、两个相位比较器和4位BCD/N分频器,配合环路滤波和压控振荡器就可以得到一个完整、实用的锁相频率合成器.文中介绍了MC145163P的基本性能,并结合实际应用详细介绍了由MC145163P和TTL压控振荡器74LS628组成的锁相频率合成电路,给出实际测量数据.     

宽带高性能频率合成器设计

随着移动通信测试仪器的发展,宽带高性能频率合成器成为其设计的难点,文中利用双锁相环（PLL）结构和Σ-△小数分频技术,设计出一种高性能频率合成器。实现了2 000～4 000 MHz的频率覆盖和低于003 Hz的频率分辨率,全频段相噪均在-105 dBc/Hz@10 kHz以下。测试结果满足宽带高性能频率合成器的设计要求,具有较高的实用价值。     

一种锁相频率合成系统的设计

描述了以MC145152和MC1648芯片为核心,采用锁相频率合成技术来实现电压控制LC振荡器的设计思路、方法及指标测试。本系统可以产生高稳定度的正弦信号,输出频带在5~25 MHz范围内,并实时显示;输出频率的稳定度达到10-3以上。该系统在通信领域有广泛的应用前景。     

数字锁相环频率合成器的环路分析与设计

分析了数字锁相环中，各环路参数对频率合成器技术指标的影响，介绍了含有微波混频单元的锁相方案，该方案可提高环路参数的一致性，并给出了利用这种方法实现频率合成器的实例。     

基于锁相环的频率合成器的设计

由频率合成技术获得的信号源具有高频率稳定度和准确度,并且能方便地改变频率,其中频率合成方法有直接式和间接式两种。锁相环频率合成器是目前应用较为广泛的一种频率合成技术。简要介绍了锁相环频率合成器的原理以及集成锁相环CD4046的内部电路构成,给出了一个基于CD4046的频率范围和频率间隔均可调的频率合成器的设计实例。该方案简单易行且易于调试,具有较高的实用价值。     

分数分频锁相频率合成器及其实验研究

详细介绍了分数分频锁相环的工作原理和特性，以及抑制分数分频锁相环相位调制边带的方法，给出了一个L波段分数分频锁相合成器的实验结果。     

串行数字锁相频率合成器的设计

介绍了一种利用AT89S52单片机控制数字锁相环LMX2316的低相位噪声频率合成器,分析了环路的带内相位噪声以及环路的锁定时间与环路带宽的关系,讨论了环路滤波器的设计,最后得到了与分析相符合的结果。     

Σ-Δ调制频率合成器

分析了∑-△调制技术，并把该技术应用于小数分频合成器中，使小数分频误差能量频谱被整型而远离载频。     

频率调制型数据传输模块

介绍了一种采用锁相环稳频技术的频率调制型数据传输模块,简要说明了电路的工作原理、设计考虑和实现.该模块结构紧凑,电路性能优良,输出功率、频率、频偏稳定,工作可靠.最后提供了模块的测试数据.     

一种X频段锁相频率合成器的设计与实现

锁相频率源是卫星通信系统中最重要的核心部件之一,文章利用TI公司集成了VCO功能的锁相频合器芯片LMX2594设计了一款X频段低相噪频率源,模拟仿真并进行了实物电路测试,结果满足设计要求。该方案简单便捷,结构紧凑,具有广泛的应用前景。     

整数/半整数锁相频率合成器的设计与实现

采用间接式频率合成技术,结合锁相环(PLL)以及现场可编程门阵列(FPGA)技术,设计出了一种整数/半整数频率合成器。所设计的电路,通过键盘的输入,液晶实时显示,直观模拟频率合成,达到了预期的效果。跟以前的设计比较,在性能指标、模拟的直观性和可操作性方面有了一定提高,不仅可用于实验演示,还可以作为频率源、频率计使用。     

锁相式频率合成器的设计与改进

针对目前的锁相式频率合成器分辨能力不高和频率转换时间较长的问题,采用DDS/PLL组合式频率合成器,信号频率的转换时间最短可达到80 ns;在输出前端采用增益可控放大电路,有效解决了信号输出强度随着频率升高而不断衰减的问题,使输出信号幅度稳定在1～1.05 V之间.详细论述了系统的总体结构、软硬件结构,并给出了实验测试结果.     

S频段锁相频率合成器的设计

介绍了小数式锁相频率合成器的设计方法及相关理论,分析了影响锁相环相位噪声的主要因素并设计了环路滤波器和Wilkinson功率分配器。由实验结果可知,小数式锁相频率合成器具有很好的相位噪声和较高的频率分辨率。     

Σ-△调制频率合成器

分析了 Σ-△调制技术 ,并把该技术应用于小数分频合成器中 ,使小数分频误差能量频谱被整型而远离载频     

一种锁相式频率合成器的设计

介绍了一种锁相式频率合成器的总体设计和电路结构设计,并进行了实验制作。设计的电路工作频率在１００ＭＨｚ以上,可广泛应用于雷达,航空,航天,通讯,导航,锁相环路等领域。     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

显示控制CMOS锁相环频率合成器设计

从工程的角度出发,设计了一个应用于显示控制芯片的新颖实用的CMOS锁相环频率合成器.详细论述了系统设计的关键问题,研究了电荷泵充放电电流匹配、精度和输出电压等工程设计问题,并对环路滤波器的计算和仿真以及压控振荡器的噪声性能进行了研究.采用1st Si 0.25μm的CMOS混合信号工艺对整个电路系统进行了带版图寄生的后仿真,仿真结果表明锁相环频率合成器设计的正确性.     

CX7925频率合成锁相集成电路的原理及应用

CX7925是Sony公司推出的串行输入锁相环频率合成和可编程分频集成电路。可广泛用于调幅、调频、电视广播及其它无线电池的数字调谐。文中详细介绍了CX7925的内部结构、引脚描述和基本功能，给出了CX7925的典型应用电路和使用方法。     

基于∑△调制的频率合成器及其性能

∑△模数变换器使用内部１位置化器就能提供较高分辨率的输出，将∑△调制技术应用于频率合成器中，能较好的提高频率合成器的频率覆盖范围，相位噪声及频率分辨率，定量地分析了∑△调制频率合成器的性能，给出了实现方法。     

锁相频率合成器的噪声优化设计

简要介绍了锁相环频率合成的原理,对环路内和环路外的噪声进行了详尽分析,提出为了使系统性能达到最优,应该采取哪些措施、选择哪些器件以及怎样设计匹配电路的原则和方法。使用PLL Design&Simulation仿真软件,对环路滤波器在采用有源滤波器和无源滤波器2种情况下鉴相器和VCO的输出信号进行了仿真,从仿真结果可以看出,环路滤波器应尽量选择无源滤波器。