基于FLASH阵列的高速大容量数据存储系统设计

在现代雷达信号侦收设备中,大容量数据存储系统有着非常重要的应用。文章设计一种基于FLASH阵列的高速大容量数据存储系统,详细阐述了系统的工作原理和软硬件设计。该系统硬件结构简单,软件控制易于实现,满足了电子对抗设备高速实时处理的需求。     

CCD图像传感器拖尾的研究

对帧转移型CCD的结构进行分析，研究了造成垂直拖尾的原因，找到解决问题的方法。在摄像机系统中运用数字处理技术，实时地降低了垂直拖尾对图像的影响。     

基于FPGA的全帧CCD驱动设计

以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点.     

一种基于SATA硬盘阵列的数据存储与控制系统设计

针对在重要科学实验活动中的数据存储不能满足大容量和高速传输的问题,提出一种基于ARM与SATA硬盘阵列的数据存储控制系统。本设计采用的AT91RM920作为CPU处理芯片,SIl3124作为SATA硬盘控制器,以FPGA作为系统逻辑处理模块,从而通过SATA硬盘阵列实现对数据的高速传输与大容量存储。     

SATA高速存储的FPGA实现

针对机载高速数据存储需求,介绍了机载高速存储的主流技术,分析了各种存储方式的优缺点,基于FPGA中的高速串行收发器GTX,实现了SATA的IP核存储方式,采用固态硬盘(SSD),实现了单盘150 Mbyte/s的存储速度,提高了机载高速存储的抗振能力,增加了存储数据的灵活性,解决了机载及星载的海量数据存储问题.     

一种FPGA的高速IP验证方法研究与实现

当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域,高速信号质量的好坏决定了整个系统的好坏,因此对高速信号的验证变得极其重要。现场可编程门阵列（FPGA）作为高速串行通信中不可取代的高性能新品,对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权（IP）,因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪（IBERT）核来监控和评估高速IP,介绍了IBERT的基本功能、实现方法,以及高速串行收发器（GTX）的工作原理和验证方法。同时基于KC705平台搭建验证环境,使用IBERT核调整激励参数,对FPGA的高速串行接口进行验证,并对其误码、抖动和眼图进行详细的分析。实验证明,该方法大大地提高了IP的评估质量和效率。     

可编程多协议串行通信接口设计

分析了网络协议测试仪的串行通信接口功能,设计了一种可编程多协议串行接口电路.该电路以SP505多协议串行通信收发器和ispLSI2064E可编程逻辑器件为核心,通过CPU在线设定工作方式和接口协议.电路成功地应用于WPT-2000广域网协议测试仪,经美国安捷伦的J2300-E ADVISOR协议测试仪测试,功能完全满足广域网络测试要求.     

基于FPGA控制的高速图像实时存储

在高速图像采集中,需要对采集的大量数据进行实时存储。介绍了一种基于FPGA控制的高速图像实时存储系统,该系统能在脱机方式下由FPGA直接控制IDE硬盘,实现高速图像的实时存储,并通过PCI接口对硬盘进行事后访问。目前,采用单硬盘时的记录速度可达到24 MB/s。     

跟踪雷达回波信号实时采集存储的新方法

提出时间压缩和分流降频算法以及硬盘阵列存储方法，并由此实现一种新颖的解决了跟踪雷达对跟踪波门内的雷达回波信号的高速大数据量信号实时采集和存储系统。文中介绍了时间压缩和分流降频算法原理，以及高速大容量数据实时采集存储多机处理系统硬件的工作原理和软件设计思想。该分流降频算法采取多硬盘阵列处理方法具有普遍意义，可用于其他类似的系统中。对于搜索雷达等需要对全程回波信号进行这种处理时，也可利用分流降频算法采取多硬盘阵列处理。     

基于高速FIFO的远程图像数据采集存储系统

针对图像信号数据容量大、速度快的传输特点,设计了基于高速缓存FIFO的远程图像数据采集存储系统。硬件系统采用FPGA作为中央控制单元,IDT72V285作为图像数据的高速缓存FIFO,用以采集、编帧、传输和存储两路图像信号,最终通过计算机回读数据,并实现对图像数据的还原处理。高速缓存FIFO设计、FLASH写入和数据远程读取是整个系统的关键部分。经试验验证,该图像数据采集存储系统性能稳定,数据存储可靠,满足实际测试要求。     

基于PowerPC的SATA固态硬盘存储阵列设计

设计了基于SATA接口的固态阵列存储系统。系统选用FPGA作为硬件平台,内嵌PPC440处理器作为处理单元,以SATA接口的固态硬盘阵列作为存储介质,并采用RAID0技术。该存储阵列系统具有海量、高带宽等特点。系统同时具有实时存储、传输和管理等功能,并可脱机运行。     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

用于机载三线阵CCD相机三维立体摄影的高速数据记录系统

介绍了用于三线阵CCD相机三维立体成像系统的高速实时数据记录系统．该系统包括两个子系统;彩色CCD高速数据存储系统和黑白CCD高速数据存储系统．来自CCD相机的高速数据经cPCI数据采集卡缓冲存储后送往PXI总线,SCSI控制卡与cPCI采集卡在PXI总线上通过DMA方式直接交换数据,不需要CPU干预,使存储速度大大提高。为了测试系统的性能,由机载试验飞行对其性能进行了检验．     

基于CCD图像系统的长水准泡检测方法

本文提出了基于CCD图像系统的长水准泡检测方法,计算机通过CCD传感器和图像采集卡,获得长水准泡的数字图像进行处理,从而实现对长水准泡的检测。该方法用于20″长水准泡的检测中,灵敏度的检测精度为15%,格值的检测精度为1%。     

一种高速图像采集存储系统的设计

介绍了一种基于FPGA(现场可编程门阵列)控制的双IDE(集成驱动器电子设备)硬盘高速、大容量图像采集和存储系统,提出了采用乒乓方式对硬盘进行读写控制以提高系统存储速度,系统可以脱机工作也可以联机工作。通过USB2.0数据总线,可以完成系统与计算机之间的数据和命令通信。在该系统的基础上,提出了以硬盘阵列为存储介质的数据采集与存储。     

基于FPGA的SATAII协议物理层实现

SATA作为一种高速串行,点对点传输的硬盘接口,已取代了IDE硬盘接口。目前在硬盘中使用较为普遍的是SATAII和SATAIII,其线速率分别达到了3 Gbit·s^-1和6 Gbit·s^-1。文中对SATAII协议进行了全面的分析,并利用Xilinx公司的ISE开发工具和ML507评估板完成了协议的软IP核编写与调试。所用FPGA型号为XC5VFX70T,利用其中硬核Rocket IO GTX实现了高速链路的功能,并使用多级流水线技术进行并行设计以提高整体速度。     

基于千兆以太网的高速数据传输系统设计

介绍一种基于千兆以太网技术实现FPGA和PC机的高速数据传输系统方案。讲述了一种使用FPGA的MAC硬核建立千兆以太网的方法。介绍了UDP协议以及网络数据封装成以太网MAC帧格式并进行发送的原理。实验证明,这种方法是一种性能优越、可靠性高的高速数据传输系统设计方案。     

基于ARM和FPGA的嵌入式CCD采集系统

提出了基于嵌入式技术CCD采集系统的新方法,并以ARM微处理器和FPGA芯片为核心设计了嵌入式CCD采集系统,解决了传统采集方法中系统过于庞大和复杂的问题,具有结构简单、小型化和智能化的特点.试验结果表明,该系统实现了CCD输出图像的高速采集和实时显示,数据采集速率达到5 MHz.     

用图像采集卡实现CCD摄像机信噪比测试的方法

介绍了用高精度图像采集卡实现CCD摄像机信噪比测试的方法,并对CCD摄像机视频信号噪声提取方法进行了研究,提出了基于视频帧内噪声均方根值信噪比的改进算法,采用该算法设计的测试系统经实验证明测量结果准确度高。