基于TLP建模的系统级静电放电效应仿真

系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模型,采用场路协同技术完成了系统级静电放电效应的仿真。针对一个典型的电子系统,在IEC 61000-4-2 ESD应力作用下,完成了一款开关芯片防护电路的仿真,并对电路进行了加工、放电测试,仿真与测试芯片引脚的电压波形吻合良好,验证了该仿真方法的有效性。     

瞬态抑制二极管电磁脉冲响应建模

针对目前浪涌保护器件性能分析方法不完善、缺乏准确数学模型的问题,提出了一种基于NARX神经网络的电磁脉冲响应时域建模方法,并给出NARX神经网络建模的理论基础及设计步骤。通过组建传输线脉冲测试平台及静电放电实验平台,对NUP2105L型瞬态抑制二极管进行注入实验,采集输入输出实验数据并建立NARX神经网络模型。对建模效果进行分析,所建模型可以较为准确地预测输入脉冲为方波脉冲、人体金属模型及机器模型静电放电电磁脉冲时,响应电压曲线趋势、响应时间、脉冲峰值、箝位时间及箝位电压等性能指标,验证了模型的正确性。     

高温对MOSFET ESD防护器件维持特性的影响

静电放电(electro-static discharge, ESD)防护结构的维持电压是决定器件抗闩锁性能的关键参数,但ESD器件参数的热致变化使得防护器件在高温环境中有闩锁风险.本文研究了ESD防护结构N沟道金属-氧化物-半导体(N-channel metal oxide semiconductor, NMOS)在30—195℃的工作温度下的维持特性.研究基于0.18μm部分耗尽绝缘体上硅工艺下制备的NMOS器件展开.在不同的工作温度下,使用传输线脉冲测试系统测试器件的ESD特性.实验结果表明,随着温度的升高,器件的维持电压降低.通过半导体工艺及器件模拟工具进行二维建模及仿真,提取并分析不同温度下器件的电势、电流密度、静电场、载流子注入浓度等物理参数的分布差异.通过研究以上影响维持电压的关键参数随温度的变化规律,对维持电压温度特性的内在作用机制进行了详细讨论,并提出了改善维持电压温度特性的方法.     

某型无人机收发信机静电放电防护加固

无人机交换机芯片易被静电放电(ESD)电磁脉冲损坏,严重影响无人机数据链正常通信。针对此问题,通过搭建人体-金属ESD电路模型并进行仿真分析,发现所选用的TVS防护器件对15 kV等级的ESD防护效果显著。分别对加装TVS防护器件前后的收发信机电路进行了ESD电磁脉冲抗扰度对比试验。试验结果表明,加装防护器件后的电路对ESD电磁脉冲的防护能力最大提升7.4倍。     

GGMOS型静电放电防护器件的高功率微波效应北大核心CSCD

采用基于半导体漂移扩散模型的数值模拟软件对高功率微波(HPM)作用下GGMOS型的静电放电(ESD)防护器件效应进行了数值模拟研究。对ESD器件在HPM作用下的响应特性及器件内部的物理图像进行了数值模拟。数值模拟的结果表明,外部注入HPM信号的幅值和频率是影响ESD器件的因素,在加载30ns脉宽的HPM脉冲作用下,器件内部达到的最高温度与信号幅值成正指数关系。在给ESD注入相同幅值的HPM信号时,频率越大,器件达到失效温度所需要的时间越长。     

人体静电放电对有机发光二极管的影响

研究了静电放电（ESD）人体模式（HBM）下的脉冲应力对有机发光二极管（OLED）的性能及寿命的影响,并讨论了相应的物理机制。对比分析了4组OLED在施加ESD放电为0,200,800,1 600 V前后的电学和光学特性,并进行了相应的寿命测试分析。研究发现,OLED器件的光谱对ESD不敏感,随着冲击电压的增大,由于静电打击对载流子的短期抑制效应,OLED的亮度出现轻微下降。在静电冲击电压为200 V和800 V时,伏安特性没有发生变化;当静电冲击电压增至1 600 V时,反向漏电有明显增加。后续的加速寿命实验表明,静电打击对器件的工作寿命没有明显的规律性影响,但是会一定程度提高非本质老化失效的概率。     

静电放电对功率肖特基二极管I-V及低频噪声特性的影响

本文基于人体放电模型分别对肖特基势垒二极管的阴极和阳极进行同一电压脉冲下的多次放电, 利用热电子发射理论、1/f噪声的迁移率涨落模型和白噪声理论, 分别深入研究静电放电损伤对器件I-V和低频噪声的影响. 结果表明, 静电放电作用于肖特基二极管阴极时损伤更严重, 噪声参量变化率更大. 随着放电次数的增加, 正向特性无变化, 反向电流总体增大, 偶有减小; 而正向和反向 1/f噪声均增大. 鉴于噪声与应力条件下器件内部产生的缺陷与损伤有关, 且更敏感, 故可将低频噪声特性用作肖特基二极管的静电放电损伤灵敏表征工具.     

基于铁氧体传输线的脉冲陡化技术仿真研究北大核心CSCD

铁氧体传输线的脉冲陡化技术能够实现高频高功率快前沿脉冲输出,且具有固态化和紧凑化优点,已广泛应用于高功率微波源。关于铁氧体传输线脉冲陡化特性的仿真计算缺乏较为精确的模型,因此利用COMSOL仿真软件建立了铁氧体传输线仿真模型,考虑电磁波传播与磁芯磁化进动之间的相互影响,将Maxwell方程与Landau-Lifshitz-Gilbert(LLG)方程结合进行仿真计算,与实验结果进行对比验证了仿真模型的准确性。再在此模型基础上,研究了不同传输线长度、不同电压幅值,以及不同外加偏置磁场对脉冲波形的影响。结果表明:脉冲前沿随传输线长度的增大及电压幅值的增大而减小;外加偏置磁场对脉冲前沿有影响,选择合适的外加偏置磁场可以实现最小脉冲前沿输出。     

飞行器GNSS接收机静电放电干扰效应分析

针对飞行器全球卫星导航系统接收机易受静电放电干扰的问题,研究了机体表面电晕放电与机务维修火花放电对接收机的干扰效应。分析了静电放电的时频域特征,使用针球电极与高压源组成的模拟器开展了电晕放电对接收机的前门耦合实验,证明了电晕脉冲产生的辐射场对接收机无明显干扰效应。基于人体金属ESD模型开展了火花放电对接收机的干扰效应实验,发现浪涌电流易导致接收机串口转换芯片电位波动,读写程序主循环卡死,应针对串口端进行静电阻抗器防护。     

分段表面放电击穿特性研究

 给出了采用表面滑闪放电诱导长距离(42cm)、线性等离子体通道大电流放电的分段表面放电辐射源的结构,依据传输线模型计算了分段表面放电辐射源放电通道电场分布,分析了触发脉冲和比表面电容对击穿特性的影响,实现了各段总的放电分散时间小于100ns。     

隧道场效应晶体管静电放电冲击特性研究

随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器件在ESD冲击下器件开启、维持、泄放和击穿等过程的电流特性和工作机理.在此基础之上,给出了一种改进型TFET抗ESD冲击器件,通过在源端增加N型高掺杂区,有效的调节接触势垒形状,降低隧穿结的宽度,从而获得更好的ESD设计窗口.     

Comprehensive ESD protection approach in advanced CMOS SOI technologies

In this paper we describe a 90 nm SOI ESD protection network and design methodology including both device and circuit level characterization data. We compare TLP results of SOI MOSFETs and diodes to bulk devices. We present a new response surface method to optimize device sizes in the ESD networks and show circuit level data comparing TLP test results and SPICE simulation results of an I/O test circuit. We also present product test data for standard ESD stress models.     

Trigger mechanism of PDSOI NMOS devices for ESD protection operating under elevated temperatures

Trigger characteristics of electrostatic discharge(ESD) protecting devices operating under various ambient temperatures ranging from 30℃ to 195℃ are investigated.The studied ESD protecting devices are the H-gate NMOS transistors fabricated with a 0.18-μm partially depleted silicon-on-insulator(PDSOI) technology.The measurements are conducted by using a transmission line pulse(TLP) test system.The different temperature-dependent trigger characteristics of groundedgate(GGNMOS) mode and the gate-triggered(GTNMOS) mode are analyzed in detail.The underlying physical mechanisms related to the effect of temperature on the first breakdown voltage V_(T1) investigated through the assist of technology computer-aided design(TCAD) simulation.     

车辆线缆瞬态电磁脉冲耦合仿真与抑制技术

瞬态电磁脉冲可通过车辆互联线缆耦合至电子系统内部，造成电子设备受扰甚至损毁，研究瞬态防护器件对电磁脉冲的抑制特性可为车辆电磁防护设计与实施提供有力支撑。本文以发动机电控系统为研究对象，考虑关键金属结构、线缆与电子设备，建立发动机电磁仿真模型，计算获取了瞬态电磁脉冲作用下线缆端口耦合干扰特性；基于电磁脉冲注入方法设计并搭建了瞬态防护器件测试平台，获取了瞬态电压抑制器与压敏电阻两类典型瞬态防护器件的响应时间、钳位电压、尖峰泄露等响应特性；在仿真与测试结果的基础上，选取一型瞬态电压抑制器应用于凸轮轴位置传感器信号线的电磁防护。研究结果表明，该型瞬态电压抑制器对线缆瞬态电磁脉冲耦合干扰抑制能力接近20 dB，置于滤波器前端可有效抑制线缆耦合干扰，保护终端设备。     

源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响

基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6 μm CSMC 6S06DPDM-CT02 CMOS工艺下栅接地NMOS (gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact to gate spacing,DCGS)与源接触孔到栅距离(source contact to gate sp 关键词： 栅接地NMOS 静电放电 漏接触孔到栅的距离 源接触孔到栅的距离     

Terminal-optimized 700-V LDMOS with improved breakdown voltage and ESD robustness

A novel terminal-optimized triple RESURF LDMOS(TOTR-LDMOS) is proposed and verified in a 0.25-μm bipolarCMOS-DMOS(BCD) process. By introducing a low concentration region to the terminal region, the surface electric field of the TOTR-LDMOS decreases, helping to improve the breakdown voltage(BV) and electrostatic discharge(ESD) robustness. Both traditional LDMOS and TOTR-LDMOS are fabricated and investigated by transmission line pulse(TLP) tests,direct current(DC) tests, and TCAD simulations. The results show that comparing with the traditional LDMOS, the BV of the TOTR-LDMOS increases from 755 V to 817 V without affecting the specific on-resistance(R_(on,sp)) of 6.99 ?·mm~2.Meanwhile, the ESD robustness of the TOTR-LDMOS increases by 147%. The TOTR-LDMOS exhibits an excellent performance among the present 700-V LDMOS devices.     

级间耦合传输线脉冲变压器

级间有耦合传输线的脉冲变压器除第一级传输线外所有传输线均绕制在同一磁芯上。利用电路等效法对该变压器进行了理论分析,结果表明:相比采用其他绕线结构的传输线变压器,该传输线变压器的顶降更低,而且仅需要一块磁芯。根据该设计方法,研制了一台四级传输线脉冲变压器,变压器的输入阻抗为4.2Ω,输出阻抗为67.7Ω。利用该变压器对脉冲形成网络(PFN)形成的脉冲进行电压变换,变压器匹配负载上输出电压脉冲脉宽为120 ns,前沿为20 ns。该脉冲幅值是PFN对4.2Ω负载直接放电形成脉冲幅值的4倍,且两者波形基本一致。