共查询到19条相似文献,搜索用时 62 毫秒
1.
2.
采用0.8μm CMOS工艺,实现了一种用于过采样∑-△ A/D转换器的数字抽取滤波器。该滤波器采用多级结构,梳状滤波器作为首级,用最佳一致逼近算法设计的FIR滤波器作为末级,并通过位串行算法硬件实现。芯片测试表明,该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。 相似文献
3.
设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求. 相似文献
4.
5.
提出了一种改进型的高精度电荷泵电路,并提出了基于此高精度电荷泵电路的低功耗∑-△A/D转换器的构建方法。电路经Star-Hspice模拟,取得了满意的模拟结果。 相似文献
6.
提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的Sigma Delta A/D转换器的设计方法。设计采用的是0.18μm CMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,过采样率可以配置为32、16两种方式,当过采样率为32时,可达到115dB的无杂散动态范围和95dB的信噪比,总功耗约为200mW。 相似文献
7.
8.
基于过采样技术的∑-△ A/D转换器的设计 总被引:1,自引:0,他引:1
采用基于过采样的∑-△调制技术,设计音频A/D转换器,对量化噪声进行有效的整形,提高了分辨率和带内信噪比(SNR)。对设计进行了详细分析,并给出了有关的电路结构和仿真结果。芯片已采用TSMC 0.18μm CMOS工艺流片成功,在工作频率5.6448 MHz时,该A/D转换器的动态范围达101dB,信噪比为98.2dB,总谐波失真达0.0016%。 相似文献
9.
从集成电路设计技术的角度,介绍了Δ-∑A/D转换器中数字下变频解调器的原理和集成实现方法。釆用CSD码,用CIC滤波器、半带滤波器,实现了16位Δ-∑A/D转换器中的抽取器。对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小的特点。 相似文献
10.
一种稳定的高阶∑—△模/数转换器 总被引:1,自引:0,他引:1
文章提出了一种稳定的高阶∑-△模数转换器的设计方法。结合实例,简要说明了多级数字抽取滤波器的设计,并讨论了调制器基内零点优化的方法。设计的∑-△A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求。 相似文献
11.
12.
Σ-Δ模拟/数字转换器综述 总被引:1,自引:1,他引:0
Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。 相似文献
13.
14.
15.
16.
本文对Hopfield神经网络A/D转换器电路进行了分析。对照转换条件及电路的稳态方程,讨论了输出状态与参考输入必须满足的条件。在此基础上提出了两种改进A/D转换电路的途径:(1)对原电路选择适宜的参考输入;(2)根据Hopfield线性规划网络提出的一种新电路。文中还给出了PSPICE模拟计算,所得结果与理论分析吻合。 相似文献
17.
提出了一种基于两步转换法(5 6)的高速高精度A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗及面积。采用这种结构,设计了一个10位40 MHz的A/D转换器,并用0.6μm BiCMOS工艺实现。经过电路模拟仿真,在40 MHz转换速率,1 V输入信号(Vp-p),5 V电源电压时,信噪比(SNR)为63.3 dB,积分非线性(INL)和微分非线性(DNL)均小于10位转换器的±0.5 LSB,电源电流为85.4 mA。样品测试结果:SNR为55 dB,INL和DNL小于10位转换器的±1.75 LSB。 相似文献
18.
19.
在满足幅度特性的要求下,FIR系统可以保证严格的线性相位特性,合理设计滤波器各参数以逼近理想滤波器,从而满足设计性能指标。反之,在某种准则下设计滤波器各参数,可获取最优结果。这里借助MATLAB软件工具箱,采用三种不同的方法设计FIR数字滤波器,并进行对比。 相似文献