一种高可靠网络的设计与实现

为了使多应用系统在实现网络集成时,满足高生命力、高可靠性、高带宽、多业务的需求,提出一种高可靠网络的集成设计方式,核心层采用“立体”冗余的网状型结构网络,具有较高冗余和故障条件下自愈能力,接入层中取消子网。通过搭建多应用系统网络实验环境,开展透明集成方式、路由集成方式进行网络核心层集成能力的验证。根据实验结果确定适合网络核心层集成的功能性能指标,优选了透明集成方式,验证了多应用系统双层结构合理可行。网络核心层集成能力能够满足“三高一多”特性,为高可靠网络优化设计提供了技术支撑。     

一种小型化高可靠USB测控应答机的设计与实现

文章介绍了一种基于USB体系的星载测控应答机,通过在收发通道中使用射频集成器件、用有源滤波器来提取测距信号和遥控BPSK信号等技术方案,使其体积和重量相比传统的USB测控应答机减小了一半以上。同时,优化了锁相环环路参数,使该应答机能实现较高的锁定灵敏度和较宽的频率跟踪范围。实测结果表明,该应答机的锁定灵敏度、频率跟踪范围、遥控信道的信噪比、遥控BPSK信号保真度、主次侧音相位偏差等指标均能满足系统要求,测距性能优良。该应答机完全用模拟器件实现,抗辐照能力强,具有较高的实用价值,可广泛用于各类军用和民用卫星。     

一种改进型环网保护机制的设计与实现

为满足ITU-T标签本地化的要求,讨论了一种改进型的基于Wrapping保护的环网保护方案,详细论述了通路建立与倒换机制,介绍了相关功能模块的架构,并对保护倒换时间进行了测试验证。该环网保护方案的保护倒换时间满足工程应用50 ms要求,可为分组传送网承载业务提供有效的网络级保护。     

通信平台中的高可靠电源模块设计研究

在现代化背景下,电力已成为城市运行和行业发展的主要能源,电源模块作为电源供应器在各行各业中发挥着重要作用.基于此,简单介绍了电源模块分类,并选取某通信平台作为实际案例,按其要求设计冗余电源模块,输出两种直流电压.对通信平台电源模块设计实例分析后,结合电源模块设计要求提出提升通信平台电源模块可靠性的设计方法,满足通信平台...     

一种高可靠大容量星载存储器的设计与研究

凭借着存储密度大和存储速率高的特点,基于NANDFlash的大容量存储器在星载存储领域得到了广泛的应用,由于NAND Flash本身存在缺陷,基于NAND Flash的大容量存储器在恶劣环境下的可靠性难以保证.提出了通过FPGA设计SRAM对关键数据三模冗余读取和缓冲、NAND Flash阵列热备份和数据的回放校验以及合理的坏块管理等措施,实现了高可靠性的大容量存储器.实验说明该系统不会因为外在偶然因素而造成数据的不完整,而且整个存储系统的成本开销相对于目前的星载存储器也非常低.     

高可靠固态射频电源设计与实现

本文针对等离子消毒系统所用传统射频电源工作效率低、稳定性及可靠性差等关键技术问题,采用固态射频大功率场效应管设计射频电源.该射频电源工作频率为13.56 MHz,实测输出功率大于500 W,电源转换效率大于70％.通过与等离子消毒柜用户紧密合作,所设计的固态射频电源达到了良好的预期效果.     

一种高可靠的容错系统设计实现

面对各种重要工作领域提出的要求,如航空航天、银行及电厂所要求的高安全行业,都对使用到的电子系统提出了更高的安全性要求.容错计算机的出现,进一步取代双机热备产品,出现在了高安全领域,从此掀开了高安全性电子设备的新篇章.设计一种高可靠的容错计算机,可应用于如航空航天、列车、银行及电厂所要求的高安全行业.     

分组化、高可靠的电力通信多业务承载网

1 引言 随着信息技术的不断发展与成熟和电力行业的不断进步,整个电力系统的全面信息化需求越来越迫切.电力通信网络的不断融合和新业务的涌现,使得电力通信网络由传统网络向下一代网络演进,其中最主要的就是面向IP业务的承载和传送以及新业务的提供.     

弹性以太环节点设计方案

提出一种基于IEEE802.17标准和IEEE802.3标准的弹性以太环节点设计方案,以及主要模块详细的功能设计,并给出了弹性以太环节点验证系统的设计方案.该方案既有效利用了RPR的特点,又实现了在城域网络中传输以太网数据和有效降低城域网络建设成本的目的.     

一种适用于以太网接收器的均衡器结构及其实现

尝试采用一种数字域上的信号处理技术,即判决反馈均衡技术来减少失真。实现这种用于以太网的自适应均衡器所需的参数可以通过仿真得到。文章讨论了在特定的以太网环境下(100Base-T4),均衡器的结构和参数设计,及其电路实现。     

FDVRRP: Router implementation for fast detection and high availability in network failure cases

High availability and reliability have been considered promising requirements for the support of seamless network services such as real‐time video streaming, gaming, and virtual and augmented reality. Increased availability can be achieved within a local area network with the use of the virtual router redundancy protocol that utilizes backup routers to provide a backup path in the case of a master router failure. However, the network may still lose a large number of packets during a failover owing to a late failure detections and lazy responses. To achieve an efficient failover, we propose the implementation of fast detection with virtual router redundancy protocol (FDVRRP) in which the backup router quickly detects a link failure and immediately serves as the master router. We implemented the FDVRRP using open neutralized network operating system (OpenN2OS), which is an open‐source‐based network operating system. Based on the failover performance test of OpenN2OS, we verified that the FDVRRP exhibits a very fast failure detection and a failover with low‐overhead packets.     

一种高性能并行计算架构的FPGA实现

针对传统的现场可编程门阵列（Field Programmable Gate Array,FPGA）开发方法效率低、不能充分利用芯片逻辑资源等问题,提出了一种高性能并行计算架构。设计了统一的软件、硬件编程模型,并提供FPGA操作系统层级的支持,将部分可重构技术应用于硬件线程的开发,使该架构具备资源管理和复用的能力。同时还设计了软件、硬件协同开发的流程。在开发板ZC702上进行了设计验证,评估了架构的额外资源消耗情况,并以排序算法为例展示了该架构多线程设计的灵活性。     

基于负载分类的交换式以太网的实时性研究

为了满足交换式以太网中部分数据的实时性,该文应用网络演算对周期性实时数据和突发性实时数据进行分析,同时对受控类负载采取负载分类的方法,赋以不同优先级并采用静态优先级队列的策略进行调度。仿真结果表明,负载分类的策略有效地将强实时负载任务的延迟控制在一定值内,同时大幅度降低了受控类负载的平均时延,特别是降低了较高优先级受控类负载的时延,从而提高了数据的实时性。     

并行冗余网络中高效信息采集策略设计

基于并行冗余网络结构提出一种带宽占用率小的网络状态参数采集策略。采用线性预测的方法,自适应的调整信息采集的时间间隔,通过获取少量网络状态数据样本,进而能够获得整个网络样本空间的主要性能状态指标的精确估计。最后通过OMNET＋＋网络仿真软件对高效信息采集策略进行了仿真验证,仿真结果表明：提出的高效信息采集策略相比传统的信息采集方法的带宽占用率减小了约69%。     

以太接入网OAM信息的传输机制

由于以太网成熟的技术和广泛的应用,以太网接入技术已经成为接入网技术中的最新发展趋势。主要介绍了以太接入网OAM信息的传输机制,详细分析了MAC层OAM和物理层OAM信息的传输方案。     

卷积神经网络的FPGA并行加速设计与实现

为提高目前硬件设备上运行卷积神经网络的速度和能效,针对主流的卷积神经网络提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的流水线并行加速方案,设计优化了数据存储模块、卷积计算模块、池化模块以及全连接模块,结合高层次综合技术构建了基于FP GA的卷积神经网络基本单元.为了降低加速系统的硬件开销,在保证卷积神经网络精度损失很小的前提下,采用数据量化的方式将网络参数从32位浮点数转化为16位定点数.系统测试使用MNIST数据集和CIFAR-10数据集,实验结果显示,所提出的卷积神经网络FPGA加速具有更快的识别效果,并且该方案在资源和功耗较少的情况下可以提供更好的性能,同时能够高效地利用FP GA上的硬件资源.     

LDPC码全并行译码器的设计与实现

本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法.采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂度的编码器. 基于软判决译码规则,采用全并行译码结构实现了码率为1/2、码长为40比特的准规则LDPC码译码器,并且通过了仿真测试.该译码器复杂度与码长成线性关系,与Turbo码相比更易于硬件实现,并能达到更高的传输速率.