基于MMX/SSE/SSE2的H.264解码器关键算法优化

H．264采用整数离散余弦变换（Discrete Cosine Transform，DCT）、多种量化方法选择和更精确的帧内预测等先进技术，提高了解码图像质量，但增加了算法的计算复杂度。利用MMX／SSE／SSE2指令集对H．264解码器的关键算法进行优化，在不影响图像质量的情况下，实验证明可以显著提高算法的执行效率。     

基于PC的AVS视频解码器软件优化

简要介绍了AVS视频编码标准的主要特点以及单指令多数据(SIMD)汇编指令集运算优势,通过分析AVS参考解码器软件的性能以及造成解码器速度瓶颈的原因,提出了基于SIMD汇编指令的优化方案,最终实现了基于PC的高清AVS视频实时解码.     

基于威焱831平台的H.264视频解码优化

为提高威焱831平台的多媒体处理能力,解决H.264解码器解码效率低的问题,在提出SIMD指令级优化方法的同时,提出一种面向帧拷贝的优化方法。通过分析开源软件FFmpeg中H.264解码器的并行化特性,使用威焱平台性能分析工具解析影响视频解码性能的热点函数。采用手工嵌入SIMD汇编指令的方式对关键模块热点函数进行优化,通过FFmpeg源码编译过程链接汇编实现的内存操作函数memcpy提升内存拷贝速度。实验结果表明,威焱831平台视频解码的平均性能提高26%,推动了威焱831处理器在多媒体应用领域的发展。     

CEVA平台新增手势识别技术

一款触摸屏,引起了一场手机革命,现在正试图颠覆平板电脑市场。如果说触摸屏带给人的体验是美好,那么免触摸手势识别技术简直可以让人感到惊艳。就在近日,CEVA宣布和eyeSight公司结成合作伙伴,在CEVA的便携多媒体平台上提供eyeSight手势识别技术。     

CEVA MM2000添中国AVS视频标准

CEVA公司宣布与宁波中科集成电路设计中心（NBICC）合作,在CEVA的MM2000可编程多媒体平台的编解码器组合中,添加中国的音频视频编码标准（AVS）。CEVA的Mobile—Media系列多媒体软件产品增加AVS后,SoC设计人员可将具有高竞争力的产品针对中国市场的新兴AVS应用。AVS是中国自主开发的音频视频编解码标准,具有类似H．264和VC-1等业界其它先进标准的效率和成本效益。     

基于DSP平台的AVS视频编码器设计优化

介绍了在TMs320DM6446 DSP平台上实现AVS视频编码器的算法设计与优化方法.在软件整体设计优化的基础上,重点对运动估计等算法进行了优化改进;同时针对平台特点给出结构优化方法.主要包括提高代码并行性及存储器和数据搬移的优化.测试结果表明,通过优化,在保证图像质量损失较小的情况下,编码器的编码速率有显著提高.     

基于XScale平台的MPEG-4 AAC解码器Huffman算法优化

Huffman算法的实现是MPEG-4 AAC解码的一个关键部分,它在整个解码算法中占有很大的运算比重和内存开销。讨论了不同的Huffman解码算法及其改进,结合AAC解码器不同码表的特点,针对XScale处理器选择了其合适的Huffman解码算法,并对每种选择的算法从提高解码效率、减少内存开销的角度进行了优化．达到了理想的效果。     

嵌入式平台H.264软件解码器的优化

对H.264视频压缩标准的基本档次参考代码进行优化,使其适用于嵌入武平台.对参考代码提出了算法和代码级别优化策略.算法方面采用熵解码码表分割、简化运动补偿运算、全零块跳过等方法.代码优化方面采取减少内存读写、建立静态表格、减少冗余判断等方法来减少运算复杂度.实验表明,优化后的代码移植到嵌入式ARM平台在没有采用汇编语言和硬件加速的情况下能达到很好的解码效率,可以满足一些嵌入式平台的应用需求.     

基于众核处理器的AVS并行解码器的设计与实现

众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。     

AVS视频解码器中VLD模块的硬件设计

AVS是我国自主制定的音视频编码技术标准。提出一种新的适用于AVS视频解码的变字长解码(VLD)结构,重点研究AVS变字长码的特点,通过合理的码字分割解决码字的存储问题,采用桶式移位器,使得每个时钟能处理1个码字。采用Verilog语言进行设计、模拟,并通过了FPGA验证。采用0.18μm CMOS工艺库综合,在50 MHz的时钟频率下工作时电路规模达到1.6万门左右。     

基于Tilera众核处理器的AVS并行解码器的设计与实现

众核处理器的并行计算为AVS并行解码器的实现提供了基础,本文提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。本文使用的是Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。     

基才ARM平台的MP3软解码算法研究与实现

为了减少功耗与降低成本,根据ARM芯片对C语言良好支持的特点,在深度剖析MP3解码算法、分析C语言在ARM芯片上编程的优化方法的基础上,通过软件形式实现MP3音频解码器,使一些无硬件解码器支持的ARM嵌入式系统完成MP3解码任务,从而实现基于ARM的嵌入式系统的MP3软解码器,可以有效地降低系统功耗,提高解码效率,更好地扩展和增强便携嵌入式系统多媒体功能。     

基于开源IP核的视频解码SoC平台研究

文章设计了一款基于开源IP核的SoC视频解码平台,该平台中使用的IP均经过了CQIP系统的严格评测,并在Xilinx公司的FPGA上进行了验证,实验结果证明该系统具有良好的实时性和较低的功耗,非常适合于便携式设备。     

基于MIPS处理器的AMR-WB语音解码器优化

在分析自适应多速率宽带语音编码标准（AMR-WB）编解码技术的基础上,结合MIPS32 4Kec处理器的结构特点,完成算法的移植工作,并采用精简与汇编相结合的方式对系统进行优化,测试结果表明该系统具有较高的实时性和语音质量.     

基于视频解码器的图像卡设计

介绍了BT829B的主要特性，详细叙述了快速三维扫描系统中以BT829B为核心的图像采集系统的结构。     

卷积码编码器和Viterbi译码器的FPGA实现

介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原理，并采用TOP-DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Altera公司的FPGA芯片上进行仿真，得到了预期的设计结果。     

基于TMS320C6000的MPEG-4视频实时解码优化设计

介绍在TMS320C6000系列DSP上实现MPEG-4视频实时解码的优化方法。先对OpenDivxDecore做数据结构优化,有效减少了Decore对存储空间的要求。在此基础上,针对DSP的特点,在内外存储器分配、DMA数据搬移、软件流程等方面做专门优化。优化后的代码在TIC6711图像开发板(IDK)上运行的实验结果表明,在码率为800Kbps视频格式为CIF352×288的条件下,MPEG-4解码速度可达30～45fps。     

基于知识库的制造业能耗优化平台技术研究

我国制造业在经济比重、规模巨大,企业通过数字化技术逐步实现制造企业能耗优化具有现实意义。以汽车制造为例,提出了基于知识库实现能耗优化的方案,包括制造业能耗的特点分析、能耗优化的关键技术及应用实践呈现。从企业生产设备入手,通过企业制造执行系统信息及设备运行状态寻找影响能耗的规律、构建知识库,并通过神经网络、关联分析等机器学习算法,实现能耗优化。     

融合智能算法和代理模型的天线快速优化平台设计

电磁仿真软件作为天线设计的主要工具,针对其内置的优化器在优化效率、支持优化类型以及优化结果可用性上的问题,提出建立一种天线快速优化平台的解决方案。该平台采用Ansoft HFSS和Matlab联合仿真,并基于天线优化流程提供友好的图形化操作界面;融合前沿的智能优化算法和代理模型方法,用于处理天线多目标优化问题并生成Pareto最优解集;同时为其他复杂天线执行性能优化提供参考。小型多频段平面单极子天线设计实例表明,该平台能够实现多参数天线结构的快速优化,提高天线设计的效率。     

基于H．264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP—BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA3个软件模块．按照一定的规则并行执行以上3个模块,显著提高图像解码速度。