用PECVD制备掺氟氧化硅低介电常数薄膜

用ＰＥＣＶＤ淀积了低介电常数的掺氟氧化硅介质薄膜,ＳｉＦ４的流量达到６０ｓｃｃｍ时,薄膜的相对介电常数可以降低到３．２。对试样的ＦＴＩＲ分析表明,薄膜中大部分的氟以Ｓｉ－Ｆ键形式存在。Ｃ－Ｖ特性测试表明,薄膜介电常数随氟含量的增加而减小,但薄膜的吸水性随氟含量的增加而变大。并进一步讨论了介电常数和薄膜稳定性与薄膜中氟原子含量之间的内在联系。     

超大规模集成电路中低介电常数SiOF薄膜研究

详细介绍了低介电常数的含氟氧化硅（SiOF）介质薄膜制备的工艺,并分析了试样的FTIR光谱,发现薄膜中大部分的氟以Si--F键形成存在。C-V特性测量表明薄膜介电常数随氟含量的增加而减小。本文还进一步讨论了介电常数与氟原子含量之间的内在联系。     

ECR-PECVD方法低温制备多晶硅薄膜

采用ECR-PECVD低温沉积方法,以质量分数为5%的SiH4(配Ar气,SiH4:Ar=1:19)和H2为反应气体,在普通玻璃和单晶硅片衬底上直接沉积多晶硅薄膜,以期寻找到适合大规模工业化生产的方法.当衬底温度为500℃时,即能沉积高质量的多晶硅薄膜.沉积前,H2等离子体的清洗时间和流量对多晶薄膜的质量有较大的影响.通过与其他反应气体相比较,我们制备的多晶硅薄膜不含杂质.     

ULSI低介电常数材料制备中的CVD技术

综述了制备ULSI低介电常数材料的各种CVD技术。详细介绍了PCVD技术淀积含氟氧化硅薄膜、含氟无定型碳膜与聚酰亚胺类薄膜的工艺,简要介绍了APCVD技术淀积聚对二甲苯类有机薄膜及RTCVD技术淀积SiOF薄膜的工艺。     

超大规模集成电路的CVD薄膜淀积技术

介绍了在超大规模集成电路制造工艺中,用化学气相（ＣＶＤ）方法淀积各种薄膜的反应机理和特性,及这些薄膜在器件制造工艺中的应用。     

超大规模集成电路中的CVD薄膜淀积技术

介绍了在超大规模集成电路制造工艺中 ,用化学气相 (CVD)方法淀积各种薄膜的反应机理和特性 ,及这些薄膜在器件制造工艺中的应用。     

RRH/VLP-CVD低温外延硅薄膜的电学性质

本文对低温外延新技术——“快速辐射加热、超低压化学气相淀积”(RRH/VLP-CVD)生长的外延硅薄膜的电学性质进行了分析研究.扩展电阻分析显示了外延层杂质浓度分布均匀,与衬底间的界面区杂质分布陡峭.在外延层上制备了霍耳样品、PN结二极管和Al-SiO_2-SiMOS结构,经测量分析所得各项重要数据与优质硅单晶所制的样品相一致.实验结果表明RRH/VLP-CVD低温外延硅薄膜具有良好的电学性质,已可用于器件的制备.     

低压化学汽相淀积含氢氮化硼薄膜

本实验采用二硼烷(B_1H_6)和氨气(NH_(?)),在388～700℃下进行低压化学汽相淀积生成含有硼、氮、氢的膜(B_(1～3)NH),用于X光曝光掩模的基底.已测得膜的各种特性如淀积速率、电阻率、元素成份比、晶型、折射率、红外吸收光谱、应力变化、对光的透射率、化学不活泼性及等离子腐蚀速率等.     

MOCVD生长不同Al组分AlGaN薄膜

本文研究了利用金属有机物化学汽相淀积系统（MOCVD）生长高质量不同Al组分AlxGa1-xN薄膜（0．13〈x〈0．8）。扫面电子显微镜（SEM）照片表明生长的AlN插入层有效地调节了AlGaN层与GaN支撑层的应力，使AlGaN表面平整无裂纹，原子力显微镜（AFM）测量得到所有AlGaN薄膜粗糙度均小于1nm。通过原位干涉谱发现，AlGaN薄膜生长速率主要由Ga流量大小控制，随Al组分升高逐渐降低。利用X射线衍射和卢瑟福背散射（RBS）两种方法确定AlGaN薄膜的Al组分，发现Al组分与摩尔比TMAl／（TMGa＋TMAl）关系为线性，说明在优化的生长条件下，Al原子与NH3的寄生反应得到了有效的抑制。     

Low dielectric constant materials

The more advanced an integrated circuit becomes, the more stringent are the demands for certain properties of a dielectric or insulating material. In addition, it is essential that the layer maintain its specific electrical, physical, and chemical properties after incorporation in the device structure and during subsequent processing. Due to temperature budget constraints and the accelerated decrease of feature sizes below 0.25 μm, one can no longer rely on traditional choices but has to search for alternatives, both for low and high permittivity replacements. In this article we survey currently used low dielectric constant materials and future trends for microelectronic applications.     

新型低介电常数材料研究进展

在超大规模集成电路中,随着器件集成度的提高和延迟时间的进一步减小,需要应用新型低介电常数(k<3)材料。本文介绍了当前正在研究和开发的几种低介电材料,其中包括聚合物、掺氟、多孔和纳米介电材料。     

Synthesis and characterization of porous polymeric low dielectric constant films

This paper reports the synthesis and dielectric properties of a porous poly(arylether) material with an ultra-low dielectric constant for interlayer dielectric applications in microelectronics. The porous polymer films were successfully fabricated by a method of organic phase separation and evaporation. A dielectric constant k of 1.8 was achieved for a porous film with an estimated porosity of 40% and average pore size of 3 nm. Electrical and mechanical properties as well as coefficient of thermal expansion for both dense and porous polymer films were measured.     

VLSI用低介电常数含氟碳膜研究

用等离子体增强化学气相沉积(PECVD)法制备了不同工艺条件下的含氟碳膜。测量了薄膜的厚度和介电常数,并用傅立叶红外光谱分析了薄膜化学结构,发现薄膜成分和介电性与沉积工艺密切相关,对薄膜的SEM分析表明所得薄膜均匀致密。控制适当的工艺条件,可沉积理想的超大规模集成电路(VLSI)用钝化膜。     

用于ULSI的低K氟化非晶碳膜研究

综述了用于超大规模集成电路中互连介质的氟化非晶碳膜（a-C:F)的制备,化学键结构,介电常数与热稳定,填隙能力,粘附性,热导率等性能,为开发具有新型功能的低介电常数材料提供了指导。     

FCCL高频介电性能和介电热系数的测量

由于FCCL机械性能特点,FCCL大量用于刚挠结合电路。而应用在FCCL电路的传输频率较低,高频介电性能如介电常数Dk和介电损耗角正切Df未被重视起来。本文利用分离式介质谐振腔法测量FCCL的介电性能,测试频率范围为1.1 GHz~15.5 GHz,并测量其介电常数热系数TCEr。     

电子的介电常数研究

提出了电子介电常数的计算模型,从不同的角度得到了电子的非相对论散射截面,进一步得到了电子的非相对论性介电常数,发现电子是一色散介质,介电常数是波粒二象性的统一;得到了导体的等效介电常数,验证了所得电子介电常数的有效性;填补了此项研究的空白。     

Thickness dependent soft-breakdown phenomena of low dielectric constant thin films and corresponding activation energy

Thickness dependent dielectric soft-breakdown and corresponding activation energy in low dielectric constant (low-k) thin films with thickness ranging from 48 to 1141 nm are investigated to evaluate the reliability of polymer integration on device wafers for the first time. It is found that the strength against soft-breakdown decreases and the leakage current increases with the decrease in low-k film thickness. In the regions both before and after soft-breakdown, the conduction activation energy increases with the increase in low-k film thickness. The conduction activation energy before soft-breakdown is smaller than that after soft-breakdown.