任意波形信号发生器的设计

本信号发生器依据直接数字频率合成原理合成信号,采用自行设计复杂可编程逻辑器件的方案实现频率合成,扩展数据存储器存储波形的量化幅值(波形数据),在单片机的控制与协调下输出频率和相位可调的信号波形.该信号发生器可产生任意波形,成本低、体积小、使用方便.     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件（CPLD）,实现的一种频率宽可调、高频调制的PWM信号发生器。该PWM信号的频率在1－2kHz可调,并调制在3－100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁。     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件(CPLD),实现的一种频率宽可调、高频调制的PWM信号发生器.该PWM信号的频率在1～2kHz可调,并调制在3～100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁.     

直接数字合成器的设计

直接数字合成是先进的频率合成技术,给出了直接数字合成器的设计方法和实现技术。     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

一种新型两路正弦波信号发生器的研究

用直接数字频率合成技术和高速单片机W77E58，可编程逻辑器件CPLD，直接数字频率合成专用芯片AD9835等超大规模集成电路来产生具有两路正弦波输出的信号发生器。其相位差、幅度、频率连续可调。这种仪器在工业生产和学校教学中有着广泛的用途。     

DDS数字移相正弦信号发生器的设计

在直接数字频率合成器(DDS)的基础上,利用现场可编程门阵列(FPGA)设计一款数字移相正弦信号发生器,并通过Altera 公司的DE2开发板来验证.在输入环节加入一个数据锁存器,用软设置替代硬设置,同时在ROM的验证中只采样正弦波的正上半周,来代替整个周期的采样,以降低系统的设计规模,减少系统对逻辑资源的需求.最后,绘制数字移相正弦信号发生器的顶层电路图,在QUARTUS 6.0软件中进行仿真和硬件验证结果.     

基于CPLD测温电路的设计和实现

介绍一种基于可编程逻辑器件控制的数字温度计,从硬件和软件两方面介绍了CPLD温度控制系统的设计,对硬件原理图和程序框图作了简洁的描述.数字温度计与传统的温度计相比,具有读数方便,测温范围广,测温准确,其输出温度采用数字显示,该设计控制器使用XC2C256-7VQ100CES的CPLD芯片,测温传感器使用NTC热敏电阻,用LCD以串口传送数据,实现温度显示.这种温度计在测温范围为35℃～42℃时的精度为0.1℃,实验证明其具有很好的可靠性和实用性.     

任意信号发生器中CPLD资源动态配置技术

研制了一种基于EDA（电子设计自动化）技术的任意发生器，通过软件编辑对硬件结构和工作方式进行重构，使硬件设计如同软件设计那样。为解决CPLD器件资源的限制，提出了采用单片机控制CPLD器件的动态配置技术，文章分析了以Altera公司的CPLD器件为例的被动串行模式（PS）动态配置的原理和实现。     

基于FPGA的DDS设计

本文首先论述了直接数字频率合成(DDS)技术的发展,并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构,阐述了基于可编程逻辑器件(FPGA)实现DDS技术的意义。重点介绍了DDS技术在FPGA中的实现方法。在系统设计的过程中,本文以Altera公司的FPGA芯片EP2C5T144C8为核心,利用开发工具Quartus II软件,实现DDS设计。     

基于VHDL的正弦波发生器设计

传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差.本文以正弦波发生器为例,利用EDA技术设计电路,侧重叙述了用VHDL来完成直接数字合成器(DDS)的设计,DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现.     

基于CPLD的数字光端机的设计与实现

随着现代安防技术的发展，大范围远程监控的应用越来越多，而远程监控中如何传输成为其主要问题．文中介绍了一种用于光纤传输的，基于CPLD（复杂可编程逻辑器件）的视频、音频等数据的远程传输设备的设计和实现．实验证明，该设计能够较好地完成远程传输任务，其监控图像清晰、数据准确，可以广泛应用于安防行业．     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于AD9854的多功能信号源设计

为了实现高性价比、低相噪和低杂散的数字化信号源,提出了以直接数字频率合成芯片AD9854为核心的设计方案.系统最大限度地挖掘了AD9854的潜力,将数字信号处理器、可编程逻辑器件和先进先出存储器与AD9854紧密结合,输出正弦信号的最高频率为110 MHz、谐波失真小于-30 dBc.能够完成调幅、调频和频移键控等调制功能.     

数字锁相环的ASIC设计

根据锁相环的特点，提出了利用ASIC算法设计数字锁相环DPLL。在对其进行严格数学推导和分析的基础上，在FPGA上得以实现。从原理上分析了稳态误差的减小和稳态建立的过程，最后给出了利用VHDL语言编程仿真的结果。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

钇铁石榴石振荡器的S波段频率综合器的设计

针对现代雷达系统以及一些精密测量仪器所需要的超宽带、微小步进、低相位噪声本振源的问题,提出了一种采用钇铁石榴石振荡器为主的锁相环内插直接数字频率合成器方案.实现了S波段2～4 GHz频率范围内微小步进频率源的研究与设计.实验表明：采用钇铁石榴石振荡器频率综合器的相位噪声与动态范围都优于采用一般压控振荡器的频率综合器.     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

基于DSP的AM/FM调制器实验模块的实现

采用DDS技术实现了基于DSP的模拟调制实验模块。包括系统的硬件和软件设计,模拟调制原理,DSP实现模拟调制的方法,同时采用单象限正弦波形存储器结构对DDS模块进行了改进,提高调制器的性能。最后对系统功能和性能进行了测试,结果满足设计要求,非常适合学生对DDS和模拟调制原理的学习以及进一步的开发。     

一种简易数字信号传输性能分析仪的设计

设计了一种简易数字信号传输性能分析仪,由数字信号发生器、低通滤波器、伪随机信号发生器、数字信号分析电路、信号扫描电路等组成。通过单片机控制AD9851产生频率可变方波作为数字信号发生器时钟,使用模拟运算放大电路设计低通滤波器,在QUARTUSⅡ环境下设计数字信号发生器、伪随机信号发生器和数字信号分析电路,编译仿真通过后下载到现场可编程门阵列芯片EP2C8Q208C8N中,用锯齿波电路产生扫描信号。测试结果表明:该分析仪数字信号发生器数据率为10～100 kbps,按10 kbps步进可调,误差小于1%,输出为曼彻斯特编码;截止频率为100,200,500 kHz的3个低通滤波器,误差小于10%,带外衰减小于40 dB/十倍频程,通带增益在0.2～4.0范围内可调;模拟信道噪声的伪随机信号发生器数据率为10 Mbps,误差小于1%;输出信号峰峰值为100 mV～TTL电平,误差小于10%;通过示波器X-Y模式可显示眼图。     

基于CPLD的三相SPWM发生器的设计

设计了对称规则采样和不对称规则采样的三相SPWM发生器模块,其开关频率至少可达50kHz,调频范围2 kHz以上,死区时间和调制比均可调,并通过仿真验证了不对称规则采样的输出特性要明显优于对称规则采样.采用分时操作的方法就可以应用较低成本的CPLD达到上述性能要求,因此该模块与转子位置预估等功能模块相结合应用于无刷直流电动机的简易正弦驱动场合.