基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.     

基于SoC设计的软硬件协同验证方法学

文章介绍了软硬件协同验证方法学及其验证流程。在软件方面，采用了一套完整的软件编译调试仿真工具链，它包括处理器的仿真虚拟原型和基本的汇编、链接、调试器；在硬件方面，对软件调试好的应用程序进行RTL仿真、综合，并最终在SoC设计的硬件映像加速器（FPGA）上实现并验证。     

MSTP芯片的软硬件协同验证平台设计

MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

基于OR1200的SoC设计软硬件协同仿真验证

介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。     

基于FPGA与Cortex—M3的仿真验证平台设计

本文主要介绍基于xillaxK7系列FPGA与ARMCortexM3处理器设计的可用于仿真与芯片验证的综合平台。本文结合FPGA与ARMCortexM3处理器的技术特点,着重描述了该平台的软硬件设计与应用场合,并介绍了平台实际使用情况。     

基于硬件的嵌入式SoC软硬件协同验证方法

本文介绍了在Riviera—IPT环境中进行基于ARM的SoC设计验证所需的技术背景。主要讨论包括关于嵌入式系统SoC的验证、ARM结构体系的基本描述；最后介绍如何利用Riviera—IPT完成基于ARM嵌入式系统的软硬件系统协同验证环境与流程。     

SoC软硬件协同验证中的软件仿真

介绍SoC(片上系统)软硬件协同验证中的软件仿真,给出验证UART(通用异步收发器)硬件接口的应用程序范例。利用GNU工具链开发SoC软硬件协同验证中的应用程序,并利用仿真器进行软件仿真,仿真结果正确。可以根据处理器的类型对GNU工具链进行配置,使开发流程适合所有GNU支持的处理器,方法具有一般性。根据开发者的具体需要,开发SoC芯片的应用程序用于软硬件协同验证。     

SoC与软硬件协同设计

本文首先对ＳＯＣ设计技术进行回顾,力图抓住其研究发展方向,然后总结出一般的ＳＯＣ芯片的设计过程,最后给出了我们实现的ＳＯＣ软硬件协同设计的方案原型。     

软硬件协同验证大幅缩短SoC开发周期

SoC的开发周期在不久的将来会大幅缩短。业界的整机厂商和半导体厂商开始加速采用以C语言为基础的软硬件协同验证的SoC开发方法(见图1）。NEC电子、索尼等领先公司在这方面已经积累了一定的经验，实际产品也在不断增加中。紧跟其后的佳能、东芝，ROHM．     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。     

基于RVM的层次化SoC芯片验证平台设计及应用

本文以SIM卡控制模块的功能验证为例,介绍了运用Synopsys Vera验证工具以及RVM验证方法学快速高效地搭建高质量验证平台的方法。文中详细介绍了RVM验证方法学以及RVM验证平台的结构。     

基于FPGA的USB圭控芯片软硬件协同设计与验证

设计了一款采用PowerPC架构的USB1．1主机控制器芯片,并对该芯片进行软硬件协同验证。通过内嵌PowerPC和USB主机IP核的FPGA系统,辅以外部收发器电路、驱动、应用程序和文件系统,完成了对U-Disk和HID两类典型USB应用的测试,验证结果表明该USB主机芯片设计可以符合USB技术规范,并能和其他厂家的设备兼容。     

一种改进的软硬件协同验证平台的设计与实现

现有基于断言、形式化等的验证方法可保证电路按要求工作,但无法完成对设计的全验证。文中将软件验证环境与硬件加速器相结合,组成了软硬件联合验证平台,其在结构上既发挥了硬件加速器运行速度快的优点,又利用了面向对象的验证方法和可重用性高的优势。实验结果表明,针对复杂电路,验证平台使验证效率和验证覆盖率提高了3~10倍。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

面向SoC开发的协同验证平台的实现方法

首先分析SoC设计中验证存在的一些问题，并在针对性地解决这些问题的基础提出了一种协同验证技术，该技术是现在SoC开发工程师关注的重点之一，在未来的设计中占据重要的地位。所以发展一种基于该技术的综合验证平台变得极为必要。重点是在此基础上讨论Summit设计公司的协同验证平台Virtual—CPU（V—CPU）验证方法的具体实现。     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

SoC软硬件协同设计方法和技术简析

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上,即所谓的系统级芯片（System on a chip,简称SoC）。随着其规模的不断增大,如何缩短开发时间、提高开发效率,是当今SoC设计领域中关注的问题之一。传统的设计方法是将硬件和软件分开来设计,在硬件设计完成并生产出样片后才能调试。软硬件协同设计则是代表系统的软件和硬件部分的协作开发过程。对比传统方法,设计工程师能够在设计早期进行调试,可以较早地进行软硬件的整合。软硬件协同设计是一种正在发展中的设计方法,文章讨论了其发展的背景过程以及一般的设计方法和所需注意的事项。