基于CPLD的液晶驱动板的设计与实现

本文设计并实现了一种基于复杂可编程逻辑器件的液晶显示屏驱动板.采用“可编程逻辑器件+存储器”的设计方案,将存储器中的数据与液晶屏上的点一一对应.通过对系统方案的分析,设计了时钟模块、接口数据转换模块、存储器模块以及显示模块.使用硬件描述语言编程实现了各个模块的功能,并在QuartusⅡ软件平台上进行了仿真验证,最后下载...     

基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上，设计了可调曝光时间的面阵CCD驱动时序发生器及其硬件电路．选用CPLD器件作为硬件设计平台，使用VHDL语言对驱动时序发生器进行了硬件描述．采用QuartusⅡ对所设计的驱动时序发生器进行了功能仿真，并针对ALTERA公司的EPM7160SLC84—10进行了RTL级仿真及配置．硬件实验结果表明，所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求，而且还能够调节其曝光时间．     

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Maxplus Ⅱ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.     

高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现

在分析DALSA公司的IA D1型高速CCD器件驱动时序关系的基础上 ,设计了可调曝光时间的高速摄像机驱动时序发生器。选用复杂可编程逻辑器件 (CPLD)作为硬件设计平台 ,使用VHDL语言对驱动时序发生器进行了硬件描述 ,采用EDA软件对所设计的驱动时序发生器进行了功能仿真 ,针对Lattice公司的可编程逻辑器件ISPLSI5 2 5 6进行适配。系统测试结果表明 ,所研制的驱动时序发生器不仅可以满足高速CCD摄像机的驱动要求 ,而且还能够调节其曝光时间     

基于CPLD工作模式可调的线阵CCD驱动电路设计

针对传统驱动电路一旦做出修改,则需对硬件或程序进行改变的缺点,以型号为TCD1707D的线阵CCD为例,介绍了一种工作模式可调的驱动方法.该方法是利用复杂可编程逻辑器件和控制外端结合,通过分别设置内外触发来实现的.在外触发模式下,利用外触发脉冲,可由用户控制CCD的曝光和信号输出时间;内触发时,可以调节CCD的积分时间和驱动频率.为提高信号输出质量,针对EMC问题给出了线阵CCD的外围驱动电路.实验结果表明,该方法调试方便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小,可配合多种用户需要,对高速精确测量及线阵推扫模式具有一定参考价值.     

基于CPLD的线阵CCD光积分时间的自适应调节

在分析SONY公司的ILX533K型CCD驱动时序的基础上,设计了单片机控制下的光积分时间自适应调节系统.选用CPLD器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.采用MAX+PLUS Ⅱ软件对所做的设计进行了功能仿真,并针对ALTERA公司的CPLD器件EP1K50进行了RTL级仿真及配置.系统测试表明,所设计的光积分时间自适应调节系统可以满足光积分时间的快速自适应调节.     

基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现

在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上, 设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路.选用可编程逻辑器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.针对ALTERA公司的EPM9400LC84-15对设计进行了RTL级仿真及配置,完成了时序发生器的硬件电路.硬件实验结果表明,所研制的驱动时序发生器不仅可以满足空间CCD相机的驱动要求,而且还可以调节帧频和曝光时间.     

基于PXI总线的小卫星扩频应答机模拟器的设计与实现

应用PXI总线、扩频通信、软件无线电等技术,设计并开发了一种小卫星扩频应答机模拟器,可作为真实应答机的替代产品参与卫星初样产品桌面联试、与地面站对接等试验.同时基于PXI总线的灵活架构以及模块化设计思路,可实现快速升级,为新算法提供通用验证平台。采用成熟的地面测试设备以及星上产品与该系统进行联试,验证了该应答机模拟器调制、解调等信号处理功能的正确性和有效性。     

一种有源有机发光显示屏(AM-OLED)驱动电路的设计

介绍一种有源有机发光显示屏(AM-OLED)的驱动电路的设计方法。像素驱动电路采用常用的两管电路结构,依据此像素驱动电路,提出一种利用多晶硅TFT将部分外围驱动电路集成于衬底的设计方法和电路结构。采用互补的多晶硅TFT管设计屏上移位寄存器,传输门等模块,将部分外围驱动电路集成于OLED显示屏的衬底上,极大地减小了数据信号线的数目,降低了屏内信号线布线和屏外驱动电路的复杂程度。进一步讨论了利用复杂可编程逻辑器件(CPLD)设计驱动AM-OLED显示屏专用集成芯片的设计方案。     

MOSFET调制器的实验研究

 介绍了MOSFET调制器的基本原理,并对其并联分流和感应叠加两种开关结构进行了实验研究。基于可编辑逻辑器件设计了其触发电路,驱动电路采用高速MOSFET对管组成的推挽输出形式,加快了MOSFET的开关速度。利用Pspice软件对开关上有无剩余电流电路(RCD)两种情况进行仿真,结果表明,加装RCD电路可以有效吸收MOSFET在关断瞬间产生的反峰电压。实验中,电流波形用Pearson线圈测量,用3个MOSFET并联作开关,当电容充电电压为450 V,负载为30 Ω时,脉冲电流13 A,前沿20 ns,平顶约80 ns;用3个单元调制器感应叠加,当电容充电电压为450 A,负载为30 Ω时,脉冲电流强度为40 A,前沿25 ns,平顶约70 ns。     

基于CPLD的多路瞬态冲击信号存储测试系统设计

为了对水平碰撞、跌落等环境试验中的多路瞬态冲击信号进行测试,基于CPLD设计了多路瞬态冲击信号嵌入式存储测试系统。系统采用高速串行AD转换芯片作为数据采集的执行器件,实现了多路冲击信号的同步高速采集;利用铁电存储器对采集到的信号进行在线存储;设计了USB接口模块,实现了PC机与测试系统之间的通信,并在LABVIEW环境下设计了数据回读软件;经试验验证了测试系统的正确性和可靠性。     

基于USB总线的离散量接口设计与实现

为了满足航空电子仿真系统对离散量输入输出控制的需求,设计开发了一种基于USB总线的离散量输入输出接口。该接口采用USB芯片CH375完成板卡与主机数据通信,51单片机作为主控制器,CPLD实现地址译码和逻辑控制,光耦和继电器分别为输入和输出隔离器件,具有采集56路光耦输入信号和56路继电器输出信号的功能。论文详细探讨了系统总体设计、硬件实现、软件配置和工作流程,给出了系统硬件的框架结构、软件架构,详细讨论了系统的驱动软件开发。该接口满足不同仿真系统离散量输入输出的需要,具有稳定性高、可热插拔、通道数目可变的特点,在工程应用中收到了很好的效果。     

基于CPLD的LED芯片光谱采集系统的研究

发光二极管(light emitting diode,LED)芯片的光谱检测是LED芯片规模化制造中的一项关键技术。根据光谱测量原理,针对LED芯片光谱测量应用的要求,文章研究了基于复杂可编程逻辑器件(complex programmable logic device, CPLD)的LED芯片光谱采集系统。以CPLD为主芯片,为线阵电荷耦合器件(charge coupled device, CCD)提供工作时序信号,同时控制信号调理、转换、传输模块中的采样率和数据的存储与传输。采用光栅单色仪作为分光器件,线阵CCD作为光电转换器件,检测LED芯片的相对光谱能量分布曲线,同时计算LED芯片光学特性的光谱参数。基于CPLD的LED芯片光谱采集系统简单、快速,同时能达到LED芯片光谱检测精度的要求。     

多通道同步数据采集器设计

设计了一种基于CPLD的多通道同步数据采集存储系统,能够实现多通道同步数据采集和数据存储。系统设计采用多通道数据的同步实时采集、存储以及坏块检测技术。多通道同步数据采集模块能够同时采集多路相关信号并准确存储,便于后续数据分析计算。系统可满足多通道同步数据采集存储要求,且性能安全可靠。     

基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计

以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明,设计符合实际工作需要。     

基于DSP+CPLD的无人机双余度全电刹车系统设计与实现

为了提高无人机现有刹车系统的刹车性能和刹车效率,文章针对无人机双余度全电刹车系统进行设计,介绍了双余度全电刹车系统的原理及结构特点,特别对无人机双余度全电刹车系统的关键技术即半物理防滑控制盒和驱动控制器的设计进行了详细分析;设计了以DSP+CPLD为控制核心的28 V低压刹车驱动控制器,通过半物理实验表明刹车过程压力平稳均衡,系统工作高效可靠,控制性能能够满足无人机全电刹车系统的要求。      

基于CPLD和单片机的多光谱数字相机下位机设计

介绍一种基于单片机和CPLD结合的多光谱CCD相机下位机系统的设计实现.利用CPLD扩展多光谱相机下位机的输出控制端口.分别用图形输入法和VHDL硬件编程语言作为CPLD的输入方式,使之成为一个多用途I/O端口扩展芯片,既简化了电路设计,减小了电路尺寸,降低了电路功耗,又便于修改配置,非常适合于多光谱遥感相机下位机系统应用.