薄栅氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系。     

薄栅氧化层斜坡电压TDDB击穿参数的研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿（TDDB）是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的TDDB,测出斜坡电压时氧化层的击穿电压、击穿电荷以及击穿时间,研究了斜坡电压情况下,栅氧化层击穿电荷、击穿电压和外加电压斜率等击穿参数间的依赖关系。     

薄SiO2层击穿特性与临界陷阱密度

薄栅氧化层的退化、击穿与氧化层中和界面陷阱的产生相关.本文研究了在恒电流TDDB(Time-Dependent Dielectric Breakdown) 应力条件下8.9nm薄氧化层的电学特性退化、击穿情况.研究表明,电子在穿越SiO₂晶格时与晶格相互作用产生陷阱,当陷阱密度达到某一临界密度N_bd时,氧化层就击穿.N_bd可以用来表征氧化层的质量,与测试电流密度无关.击穿电量Q_bd随测试电流密度增大而减小可用陷阱产生速率的增长解释.临界陷阱密度N_bd随测试MOS电容面积增大而减小,这与统计理论相符.统计分析表明,对于所研究的薄氧化层,可看作由面积为2.56×10^-14cm²的"元胞"构成,当个别"元胞"中陷阱数目达到13个时,电子可通过陷阱直接隧穿,"元胞"内电流突然增大,产生大量焦耳热,形成欧姆通道,氧化层击穿.     

超薄SiO2/HfO2双层栅介质的时变击穿特性和击穿机制的研究

The characteristics of TDDB （time-dependent dielectric breakdown） and SILC （stress-induced leakage current） for an ultra-thin SiO2/HfO2 gate dielectric stack are studied. The EOT （equivalent-oxide-thickness） of the gate stack （Si/SiO2/HfOz/TiN/TiA1/TiN/W） is 0.91 am. The field acceleration factor extracted in TDDB experi- ments is 1.59 s.cm/MV, and the maximum voltage is 1.06 V when the devices operate at 125 ℃ for ten years. A detailed study on the defect generation mechanism induced by SILC is presented to deeply understand the break- down behavior. The trap energy levels can be calculated by the SILC peaks： one S1LC peak is most likely to be caused by the neutral oxygen vacancy in the HfO2 bulk layer at 0.51 eV below the Si conduction band minimum; another SILC peak is induced by the interface traps, which are aligned with the silicon conduction band edge. Fur- thermore, the great difference between the two SILC peaks demonstrates that the degeneration of the high-k layer dominates the breakdown behavior of the extremely thin gate dielectric.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了ＴＤＤＢ的击穿机理,讨论了栅氧化层面积对击穿特性的影响．对相关击穿电荷ＱＢＤ进行了实验测试和分析,研究结果表明：相关击穿电荷ＱＢＤ除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关．得出了ＱＢＤ的解析表达式,并且对相关参数进行了研究     

薄棚氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要.经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法.本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系.     

衬底热电子增强的薄SiO2层击穿特性研究

本文通过衬底热电子SHE(Substrate hot electron)注入技术,对SHE增强的薄SiO₂层击穿特性进行了研究.实验发现氧化层中的平均电子能量与衬底电压有很大的关系.通过能量守恒方程计算注入到氧化层中的平均电子能量,根据计算出的电子能量可以解释SHE注入和F-N隧穿注入的根本不同.本文提出了衬底热电子增强的TDDB(Time dependent dielectric breakdown)模型.     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系.利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量,对相关击穿电荷进行了测试和研究.结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡．提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点.建立了SiO2介质击穿的物理模型并给出了理论分析.     

现代介质薄膜

介质薄膜是一类重要的电子薄膜。现代常用的介质薄膜种类很多，按其成分可分为无机薄膜、有机薄膜和复合薄膜三类。同一种介质薄膜当制造工艺略有不同时，就会出现性能差别较大的结果，且随着膜厚的减小，这种现象表现得越来越明显。现在介质薄膜的进展可归纳为：（１）成膜技术的提高，其工艺特点是精细、程控和准确；（２）薄膜下限厚度的减小，如陶瓷薄膜已降到１μｍ，大量生产的高分子聚合物薄膜已降至１００ｎｍ；（３）涌现出了不少新型介质薄膜。从８０年代以来兴起了对纳米级介质薄膜的研究热潮     

薄栅介质TDDB效应

在恒压和恒流应力条件下测试了超薄栅氧化层的击穿特性 ,研究了 TDDB(Tim e Dependent DielectricBreakdown)的可靠性表征方法 .对相关击穿电荷量 QBD进行了实验测试和分析 .结果表明 :相关击穿电荷量 QBD除了与氧化层质量有关外 ,还与应力电压和应力电流密度以及栅氧化层面积有关 .对相关系数进行了拟合 ,给出了 QBD的解析表达式 .按照上述表达式外推的结果和实验值取得了很好的一致 .提出了薄栅介质 TDDB效应的表征新方法     

用于ULSI电路的超薄栅介质膜研究

制备出６～７ｎｍ超薄栅ＮＭＯＳＦＥＴ。通过对器件性能的研究发现，适当条件下Ｎ２Ｏ制备的超薄ＳｉＯｘＮｙ膜比ＳｉＯ２膜更适合ＵＬＳＩ的应用。     

主客掺杂聚合物材料薄膜介电性的研究

制备了３－（１,１－二氰基噻吩）－１－本－４,５－二羟羟基－Ｈ－噻唑（ＤＣＮＰ）与聚甲基丙烯酸甲酯（ＰＭＭＡ）组成的主客掺杂聚合物薄膜ＤＣＮＰ／ＰＭＭＡ,用ＤＣＳ测量了该体系的玻璃化温度。在玻璃化温度以上３０℃测量了温区范围内该材料的介电常数的实部和虚部随频率的变化曲线,测试频率范围为５０Ｈｚ～１０ＭＨｚ。由以上各介质谱曲线所对应温度下的特征弛豫时间τ,结合Ａｄａｍ－Ｇｉｂｂｓ模型,模拟计算出了玻璃化温度以下该聚合物的弛豫时间。     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴 (SHH,Substrate Hot Hole)注入技术 ,对 SHH增强的薄 Si O2 层击穿特性进行了研究 .与通常的 F- N应力实验相比 ,SHH导致的薄栅氧化层击穿显示了不同的击穿特性 .其击穿电荷要比 F- N隧穿的击穿电荷大得多 ,栅氧化层的击穿电荷量与注入的空穴流密度和注入时空穴具有的能量以及栅电压有关 .这些新的实验结果表明 F- N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定 .提出了一个全新的衬底热空穴耦合的TDDB(Tim e Dependent Dielectric Breakdown)模型     

薄栅介质层可靠性与陷阱统计分析

本文以高电场(＞11.8MV/cm)恒电流TDDB为手段研究了厚度为7.6、10.3、12.5、14.5nm薄氧化层的击穿统计特性.实验分析表明在加速失效实验中测量击穿电量Q_bd的同时,还可以测量击穿时的栅电压增量ΔV_bd.因为ΔV_bd的统计分布反映了栅介质层中带电陷阱的数量及其位置分布,可以表征栅介质层的质量和均匀性.此外由Q_bd和ΔV_bd能够较合理地计算临界陷阱密度N_bd.实验结果表明本征击穿时N_bd与测试条件无关而随工艺和介质层厚度变化.同样厚度时N_bd反映不同工艺生成的介质质量.陷阱生成的随机性使N_bd随栅介质厚度减小而下降.氧化层厚度约10nm时N_bd达到氧化层分子密度的1%发生击穿(10²⁰cm^-3).N_bd的物理意义清楚,不象Q_bd随测试应力条件变化,是薄栅介质层可靠性的较好的定量指标.     

薄膜应力测量方法研究

总结了薄膜应力的一些测量方法。将经常使用的方法归纳为激光宏观变形分析法和X射线分析法。介绍了利用测量基片弯曲曲率的激光宏观变形分析法(包括激光干涉法和激光束偏转法)和品格变形的X射线衍射法等测量薄膜应力的理论依据及其测量原理,计算了各种测量方法的测量精度,X射线分析法的精度最高,其次是激光干涉法,而激光束偏转法的精度最低,分析了激光分析法和X射线分析法的优缺点。     

几种电介质薄膜滤光片在光通信中的发展及应用

利用多层膜的干涉性质可以设计出各种指标的膜系，而电介质薄膜材料由于其独特的优势而被广泛地使用。详细介绍了光通信中主要使用的几种薄膜滤光片的结构特点、主要改进及发展水平和趋势。     

离子束增强沉积氮化铝薄膜的电绝缘性能研究

AlN薄膜作为绝缘层材料，在微电子领域的高温高功率器件中有很大应用潜力。采用离子束增强沉积(IBED)法制备了AlN薄膜，采用X光电子能谱(XPS)和电容-电压/电流-电压(C-V/I-V)等方法对AlN薄膜的微观结构和绝缘性能进行了研究，得到了影响薄膜电绝缘性能的主要参数。研究结果表明，沉积过程中向IBED系统通入一定的氮气可有效提高薄膜的N／Al，使其接近化学计量比(从0．53：1到0．81：1)及电绝缘性能(击穿电场约为1．42MV／cm)。