HSDPA打造移动宽带的高速引擎

随着范围广泛的全新高速数据服务涌现，人们对更好用户体验的追求提出了对更高带宽的需求，在移动通信领域更是如此。HSPA（高速链路分组接人）技术是WCDMA的自然升级，其主要优势在于可以提高上下行数据传输速率，这有利于运营商开展移动宽带数据业务。当前，我国正处在建设和运营第三代移动通信网络的前夕，3G的运行需要更高速率、更大带宽的业务以及支持这些业务的增强型技术，     

基于ADSP-2191DMA方式的高速数据通信

本文针对便携式高速数据采集系统的数据传递瓶颈，介绍了ADSP—2191的两种并行DMA传送方式。在文中，作者着重对Mem DMA的相关寄存器进行了讲解。并针对具体硬件框架，给出了程序实例，为21xx系列DSP工程应用的高速通信设计了重要参考。     

利用FPGA实现DMA方式的高速数据采集

给出了利用FPGA来实现DMA方式的高速数据采集电路的设计思想,工作原理和实施方案.该设计有效地解决了单片机应用领域中速度较慢的CPU和高速的A/D转换器之间的速度配合问题,具有电路设计简单,可靠性高,传输速度快等特点.时序仿真和实际应用都证明了设计的正确性.     

HSDPA,提升WCDMA性能的高速引擎

高速下行分组接入(HighSpeedDownlinkPackageAccess,HSDPA),理论上能提供高达14.4Mbit/s的用户数据率。HSDPA通过改进无线调制方式和无线接入管理方法来实现,属于3GPPR5WCDMA系统规范,在未来R6版本中将包含多天线技术,最大速率提高到30Mbit/s。一、HSDPA中的关键技术3G有着更高传输速率和容量的业务需要,HSDPA在技术上的解决思路和目标就是提高网络的传输效率和提高频谱效率。目前各种无线技术提高频谱效率的解决手段主要是:信道条件的无线参数的自适应性和更高阶的调制算法。所以无论是在各种3G标准或是无线互联网,以及新…     

PCI总线与网卡性能的关系

总线接口的功能是实现计算机及其扩展卡(包括网络适配器、磁盘控制器、串行和并行端口、     

HSDPA，提升WCDMA性能的高速引擎

高速下行分组接入（High Speed Downlink Package Access，HSDPA），理论上能提供高达14．4Mbps的用户数据率。HSDPA通过改进无线调制方式和无线接入管理方法来实现，属于3GPP R5 WCDMA系统规范，在未来R6版本中将包含多天线技术，最大速率提高到30Mbps。     

无线网卡驱动分析与WLAN性能测试

无线网卡是WLAN的重要设备之一。介绍了WLAN和无线网卡硬件组成，详细分析了无线网卡在LinuxOS下的驱动程序。在此基础上搭建测试环境，测试无线网络的性能，得出测试结论。     

网卡的选择

今天，通信设计工程师要面对多如雪片般的接口技术和协议。装有各种专用芯片的数据通信设备主要用于处理交换、路由、加密等等用途。更高的数据速率、打包处理以及由行业竞争驱动产生的（如局部数字可移植性，local number portability）等非常规要求使得设备制造商要提供2.5G到3G网络设备。因为设备复杂、要求处理数据速率高，所以需要更先进的数据通信网络，一般的CPU对此已显得无能为力。基于ASIC的解决方案早期的以太网由采用普通CPU的路由器再加上一些以太网接口芯片构成。今天，具有24个接口的无阻塞交换（nonblocking switch）…     

基于高速CCD器件信号采集的控制DMA传输

针对高速度CCD器件输出信号数字化处理后数据存储速度要求高,单片机控制存储难以满足要求的问题,提出一种基于高速A/DTLC5510的DMA(directmemoryaccess)单片机控制系统有效解决了该问题。该系统数据采集速度可达167ns/次。     

基于PCI总线的网卡的硬件设计

基于ＰＣＩ总线的网卡是一种广泛应用的网络设备。文章从系统结构、布局、调试等方面介绍了一款网卡的硬件设计。该网卡基于ＰＣＩ总线,采用了Ｉｎｔｅｌ公司最新推出的Ｉｎｔｅｌ ８２５５９以太网网卡芯片。     

DMA在内存间数据拷贝中的应用及其性能分析

在嵌入式系统中,进行大批量的数据拷贝操作会占用很多CPU资源,降低了系统响应速度.直接存储器存取(DMA)是一种高效的I/O(输入输出)方式,具有传输速度快、CPU资源消耗低的特点.使用DMA方式进行数据传输可以占用较少的CPU资源,同时获得较快的系统的响应速度和数据拷贝速率.因此可以将DMA方式应用到需要许多数据拷贝的场合.本文分析了DMA的原理和嵌入式处理器中DMA控制器(DMAC)的特点,给出了DMA应用的一些实例和内存之间使用DMA方式进行数据拷贝的性能分析.     

基于DSP的McBSP与DMA结合的音频数据采集的实现

本文介绍了一种利用TI的Codec芯片TLV320AIC23和TMS320VC5502实现的数字音频采集和传输系统.给出了基于DSP的音频检测系统硬件和软件设计,通过实验得到了音频输入的频谱图,并且用FIR滤波器对声音信号进行了低频滤波处理.     

基于TMS320VC5402 DMA的数据采集系统

本文介绍了TMS320VC5402的DMA特点，给出了一种实用的TMS320VC5402DMA结合多通道缓冲串行口(McBSP)组成的数据采集系统的设计方案。应用结果表明，该设计具有设计灵活、硬件简单、CPU执行效率高的特点。     

基于FPGA的VME总线DMA并行接口设计

给出一种在FPGA控制下实现的工业控制计算机通过VME总线与VME SLAVE板之间通过DMA方式进行并行通信的接口设计方案。FPGA的控制功能采用状态机工作方式实现。     

基于Crossbar的多通道DMA控制器设计与实现

本文给出了一种基于Crossbar的多通道DMA控制器的设计方案,它能有效地提高DMA数据传输的效率和减少系统CPU的中断次数,保证多核SOC系统的任务执行效率及传输接口的通信实时性。经FPGA验证表明,所设计的多通道DMA控制器比传统的DMA有更好的效能及性价比。     

基于DMA的DSP-Cache优化

数字信号处理器大都采用两级高速缓存结构,为高复杂度算法的实现提供了有力的保证.由于一般片上内存空间不大,对于通信和图像系统较大的数据,需要将数据存在片外,从而导致处理效率很低.本文以TI C6000系列芯片为例,从分析它的Cache结构出发,利用直接存储器存取DMA(Drect Memory Access)设计了一种双缓冲区结构,以减少片内、外存储器之间数据交换的时间,并针对高斯滤波函数加以实现.测试表明这种方法能使硬仿真时所用的CPU周期数与软仿真时相同.     

一种基于PCI Express总线的DMA高速传输系统

介绍了DMA高速传输系统的结构以及DMA的设计,搭建了×8通道的PCIE系统.在整个系统的板卡终端,连接了两个FIFO,提供标准的FIFO接口,能连接光纤数据、CT图像采集数据、A/D采样数据等.实验验证了DMA读和DMA写两种传输方式的可靠性,测试了DMA读写的传输速度.实验表明,在单次DMA传输大小达到1MB时,×8通道的PCIE系统DMA读和写速度均能达到1 000 MB/s,可满足大部分高速数据传输的要求.     

基于Mem DMA方式的ADSP-BF533指令存储器的迂回访问

本文主要针对ADSP-BF533的内部存储器的访问方式进行了讨论,介绍了系统的内存管理机制,提出用Mem DMA的方式对指令存储器进行迂回访问,描述了DMA的相关寄存器并给出其设置的具体实例,为Blackfin系列DSP的工程设计应用提供了重要参考.     

基于PCIe总线的DMA控制器设计实现

随着信息技术的发展,为了满足人们对信息质量的要求,音视频分辨率急剧增加,导致了信息的数据率增加巨大。PCIe总线接口在计算机架构中的使用可以满足计算机系统的高速率数据传输,已成为处理器与外设交互的主要方式。文中主要研究基于PCIe总线接口的DMA控制器设计,并提出一种高速传输的硬件设计方案,以解决PC机之间数据通信速率的瓶颈。