分段式高性能近似加法器设计

利用近似加法器输出误差与输出位权重有关的特点, 提出了一种分段式近似加法器结构. 该近似加法器由三部分组成, 权重高部分由精确加法器构成, 权重低部分的输出被置为全1, 而中间部分由二输入OR门代替全加器. 提出的近似加法器与精确行波进位加法器相比, 在面积、功耗、功耗延迟积和面积延迟积分别改善了约43%、57%、85%和81%, 与已有的近似加法器相比, 总体性能也有明显提升.     

基于电流选择器预加重的CML驱动电路设计

为提升基于PIN电学结构载流子注入式硅基电光调制器性能, 采用TSMC 0.18μm CMOS工艺设计一种新型预加重驱动电路. 该电路采用电流模逻辑(CML)结构, 并引入低压差分信号(LVDS)型电流选择器, 在实现提升响应速度和工作带宽的同时, 降低整体平均功耗. 仿真结果表明: 基于PIN电学结构载流子注入式硅基电光调制器的电压响应时间同时受预加重驱动信号过冲幅度和持续时间影响. 当预加重驱动信号过冲幅度和持续时间分别取值为2V和0.2ns时, 基于PIN电学结构载流子注入式硅基电光调制器的电压响应时间缩减了16.7%, 工作带宽扩展至4.34倍, 且根据不同的开关活动性需求, 平均功耗最高降低了60%.     

基于BP神经网络的CMOS电路平均功耗宏模型

提出了一种基于神经网络的功耗宏模型，该模型提取CMOS（互补金属氧化物半导体）集成电路原始输入／输出流的统计特征，采用反向传播BP神经网络对电路的平均功耗建模．与传统的基于查找表和经验方程的宏模型相比，该模型占用内存少，不需要根据不同的电路预先假定拟合函数的形式．基于ISCAS-85电路集的实验结果表明：功耗估计的平均相对误差小于10％，均方根误差可基本控制在5％以下.     

用于显性脉冲式触发器的新型低功耗脉冲信号发生器

脉冲式触发器具有吸收时钟偏移和速度快的优点,为了实现高性能低功耗脉冲式触发器,提出了2种用于显性脉冲式触发器的新型低功耗双边沿脉冲信号发生器.第1种采用延时的时钟信号控制脉冲发生器内部节点的充放电路径,使它们交替导通来产生脉冲信号,减少了直流短路电流,降低了动态功耗;第2种在时钟上升沿和下降沿分别采用NMOS传输晶体管和级联PMOS管直接输出高电平脉冲信号,使其具有平衡的脉冲产生时间,有利于实现对称的输入信号建立时间,以达到脉冲式触发器最小的输入输出延时.通过HSPICE仿真,与以往同类的脉冲信号发生器相比,本文提出的2种脉冲信号发生器在平均功耗、速度、总沟道宽度等方面均有明显的优势,适用于设计高性能低功耗显性脉冲式触发器.     

基于近似计算技术的FPRM逻辑功耗优化

提出了一种基于近似计算技术的FPRM逻辑功耗优化的算法, 该算法包括基于信号概率和跳变密度的固定极性Reed-Muller(Fixed Polarity Reed-Muller, FPRM)函数动态功耗模型, 基于遗传算法的以功耗优化为导向的RM逻辑极性搜索方法, 以及利用双锐积运算的RM逻辑错误率计算方法. 在错误率的约束下, 通过有选择性地删减部分乘积项, 实现功耗优化. 提出的算法用C语言实现, 并用MCNC Benchmark电路测试. 结果表明: 与原始FPRM电路功耗相比, 在平均错误率为3.21％时, 电路动态功耗平均减少了22.77％.     

三值噪声调制下电路中的随机共振现象

研究了在三值噪声和热噪声扰动下的RLC电路的平均输出幅度增益. 利用随机平均法和Shapiro-Loginov公式, 得到了平均输出幅度增益的精确表达式. 通过计算机模拟, 画出了平均输出幅度增益与平坦系数、有噪声和无噪声时, 输出信号振幅与输入信号频率之间的关系曲线. 从结果来看, 系统产生了双值噪声驱动的RLC电路中(文献[11])没有的随机共振现象, 甚至还出现了双共振峰.     

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18 μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于遗传算法的片上网络低功耗映射

随着片上网络(Network-on-Chip)集成度的提高,功耗逐渐成为设计的焦点.本文提出了一种在延时约束条件下,基于遗传算法的片上网络通信链路的低功耗映射算法.该算法使用数组方式编码染色体,并采用非常规码的交叉和变异运算因子.它充分利用遗传算法的群体优势,能快速有效地对通信功耗作优化.实验表明,该算法能平均减少50%左右的通信功耗.     

主从型D触发器的动态功耗分析

主从型D触发器的动态功耗同触发器内部节点上的信号跃迁情况和节点电容有关。基于D触发器的电路结构与MOS管参数，本文对主从型D触发器各个节点电容进行了计算，利用对各节点电容的计算值，便可估算在某一激励输入序列的D触发器的动态功耗，Pspice模拟证实了该一动态功耗算的准确性，搞清了D触发器内部诸结点电容与MOS管参数之间的关系亦为降低它的动态功耗提供了参考依据。     

基于多阈值技术的CMOS低功耗可预置边沿触发器设计

超大规模集成电路设计工艺已进入深亚微米阶段,漏电流功耗已经成为不可忽视的部分,多阈值CMOS技术是一种降低电路漏电流功耗的有效方击,它通过接入高阔值MOS管来抑制低阈值模块的漏电流．本文利用多阈值技术实现电路的冗余抑制,设计了基于多闻值技术的CMOS可预置主从型单边沿、双边沿D触发器,模拟结果表明,设计的触发器能有效降低电路漏电流功耗,跟已有文献提出的可预置主从型触发器相比,可节省近15％的功耗。     

基于太阳能光伏发电系统的直流电源分析与设计

为解决独立光伏发电系统中太阳能转换效率低、蓄电池使用寿命短等问题,将最大功率点跟踪技术(MPPT)和蓄电池优化充放电控制策略应用到太阳能充电系统中.同时,应用以TL494为核心的推挽升压电路,降低系统对太阳光的依赖性,在没有太阳光时,系统由储存的蓄电池能量通过升压电路给负载供电.据此设计了一种以Atmega 88单片机为核心,由DC-DC充电变换器和蓄电池升压电路组成的直流电源.实验结果表明,采用MPPT充电方式可以实现对蓄电池充放电的优化管理,其平均充电效率达到了91.24%,延长了蓄电池的使用寿命,且推挽升压电路性能稳定可靠.     

一种功控状态保持低功耗C单元设计

提出了一种新的具有状态保持功能的功控低功耗C单元, 该C单元采用高阈值NMOS管作为功控开关, 以减小C单元休眠期间的漏功耗, 并利用交叉耦合的高阈值反相器构成数据保持单元, 保持电路休眠状态时的数据. 版图后仿真结果表明: 该C单元具有正确的逻辑功能, 与传统弱反馈C单元相比, 其漏功耗下降86.6%, 动态功耗下降7.6%, 可在基于功控技术的低功耗异步电路设计中应用.     

基于FPGA的超高分辨率摄像系统设计

设计了一种基于FPGA的超高分辨率SXGA（1280×1024@60Hz）的VGA摄像系统,利用FPGA来控制SDRAM中数据的读写,实现对图像传感器输出的低帧率图像信号插帧到符合VESA标准规定的显示帧率．并且利用FPGA编程的灵活性特点来设计摄像系统,加快了数据处理的速度,节约了硬件上的成本．     

基于ARM+FPGA的短波功放数字预失真硬件平台设计

数字预失真技术作为一种功放线性化的关键技术, 可有效提高功放线性度. 为高效实现短波功放数字预失真算法, 改善功放线性度, 设计并实现了一款以ARM+FPGA为核心的短波功放数字预失真硬件平台, 该平台使系统具有更好的可移植性、可重用性和扩展性. 在对设计的整体硬件框架进行阐述的同时, 着重讨论了模拟电路模块的设计, 并分析了短波功放预失真线性化采用的方案. 整机测试结果表明, 设计的新平台能够满足数字预失真的要求.